Seleccionando diferentes impedancias luego de 50 ohmios en DDR3

No hay desventajas reales de ninguna impedancia para EMI, siempre que haya impedancias coincidentes en la fuente, la terminación y el rastreo.

Una cosa que muchos no consideran es el enrutamiento típico de DDR2 / 3 con una línea de datos que va lo suficientemente lejos de la CPU para que se considere una línea de transmisión, luego T para ir a cada chip (o 4 chips, etc.) ) La impedancia de 50 ohmios se redujo a 25 ohm, con dos trazas en paralelo. Esto crea un desajuste de impedancia, que siempre crea una señal reflejada y ruido en la línea.

La forma correcta de manejar esto es mediante T, ya sea que las líneas estén lo suficientemente cerca de la CPU para que aún se considere una longitud agrupada, con una terminación en serie en la T de 1/2 de la impedancia de la línea. La señal ve una resistencia de 25 ohmios a un conjunto paralelo de 25 ohmios de líneas de transmisión de 50 ohmios y todo está bien. O esto se puede hacer cuando las T sean lo suficientemente cortas como para que se consideren agrupadas en los dos chips de RAM.

Se puede usar una configuración similar para hacer coincidir las impedancias que difieren de la CPU a la RAM, pero es mejor mantener iguales las impedancias de terminación y SoC y RAM, luego hacer las trazas para que coincidan.

Si tiene una impedancia diferente solo en el lado de la RAM, debería poder usar resistencias de terminación en paralelo o en serie para que coincidan con eso.

No obtendrás un apilamiento de capas más barato al enrutar trazas de impedancia mayor a menos que tengas mucho espacio en el tablero. Si tiene demasiado espacio en la pizarra, considere la posibilidad de reducir el área de la pizarra en su lugar (con PCB, básicamente paga por área). Pero antes de nada, asegúrese de tener un volumen de producción suficientemente alto para que esto sea un buen intercambio por el tiempo que dedique.

Como ejemplo: con una configuración típica del mundo occidental, tal vez necesite volúmenes de 10 K / año para el costo total de reducción de capas de 10 a 8 para pagar.

Si lo que está creando es una simple conexión punto a punto entre el controlador y una memoria de soldadura, las soluciones que tiene no son muy atractivas:

1) Mantener el stackup, cambiando el ancho del trazado

Ejemplo de línea de separación 50R: 17um Cu, 0.9 mm a ambos planos de referencia, ancho de trazo de 0.69 mm. Cambiar esto a 100R mantener el stackup significaría ir a una traza de 0.1mm.

En este caso, la comunicación cruzada sería comparable, pero se desperdicia el área en los rastros más amplios.

2) Cambiando el stackup, manteniendo el ancho del trazado

Ejemplo de línea de banda 50R: 17um Cu, 0.15 mm a ambos planos de referencia, ancho de trazo de 0.1 mm. Para cambiar esto a 100R, mantener el ancho del trazado significaría ir a 0.9 mm a ambos planos de referencia.

En ese caso, el espaciado tendría que cambiar para la misma diafonía y desperdiciará el área nuevamente.

Ninguno de los apilamientos muy gruesos son prácticos de todos modos.