Amplificador JFET de fuente común

Si deja fuera Cs, está esperando correctamente una ganancia de 10 en la configuración de Common Source que muestra. Pero los valores de resistencia y los dispositivos que ha seleccionado evitarán un resultado exitoso. El FQP30N06L es un dispositivo en modo de mejora y no funcionará en absoluto en esta configuración sesgada.
El J310 es el modo de mejora (el tipo correcto de dispositivo), pero los VG (apagado) y 0-VGS (IDSS) son demasiado altos para funcionar en esta configuración con esta tensión de alimentación y valores de resistencia. Debe leer esto para comprender mejor: enlace

Su sesgo es de este tipo:

Enestaconfiguración,Rsespartedelaconfiguracióndesesgoyganancia,loquecreaalgunoscompromisosenlaconfiguracióndelacorrientedeoperación.Ensucasoeldispositivo(J310)tiene:VGS(apagado)de-2a-6.5V.
CerovoltiosVGS(ID)de24a60mA.(EstosueledenominarseIDSS,lacorrientedesaturacióncerodeVGS)
Nota:estedispositivoestárealmentediseñadocomounamplificadordeRFdondeRsseríacero.

AnalicemoseldiseñoyveamosdóndeestánlosproblemasalusarunJ310.
IgnorandoRdporelmomento(supongaqueestáencortocircuitomientrasdesviamoslacorrientedeoperacióndeldispositivo)siobservalaFigura1enlahojadedatos,puedeverlacurvaVGS(RHSdelgráfico)paraeldispositivo.

SiVGS(desactivado)es-2.0V(elmejordelosdispositivosJ310),elvoltajeenRspuedeestablecerelpuntodeoperación(ID)enalgúnlugarpordebajode2.0VmedidoenelpinFuente.AquíestálaFigura1connuestrainformaciónadicionalagregada: Tengaencuentaqueconunvalorde1KOhmR,elvoltajedelafuenteserádeaproximadamente1,8Vylacorrientedefuncionamientodeaproximadamente2mA.SiahoraintentamosvolveraagregarelvalordeRDde10KOhm,tenemosunproblemareal...¡¡paradibujarde2mAa10knecesitas20Vatravésdeél!ElresultadofinalesqueelJFETsimplementesesatura,porloquenoseemiteningunaseñal.DeberíapoderconfirmarlomidiendoVDyVS.

Porlogeneral,esperamosqueelpuntodereposodeVD(elDrenaje)seaaproximadamente2/3delatensióndealimentación...oaproximadamente3,3Venestecaso.EsosignificaqueelvalordeRDseríadeunos750ohmios.Esolimitaríalagananciaamenosde1.
Acabamosdehacerunatenuadoractivo...nomuyútil.

Seleccionemosundispositivoquepuedasermásapropiado.PodemosprobarunJ113: enlace
Esta es una pequeña señal relativamente común JFET. Todavía hay un rango de VGS (apagado) e IDSS y los gráficos son un poco menos útiles esta vez, pero podemos usar la Figura 6 y tener una idea de dónde podría estar el punto de operación. Si usamos el valor VGS (apagado) como -1.1 V, hay un gráfico para él (pero todos los dispositivos variarán, por supuesto).

AhoratenemosunaIDdeaproximadamente520uAyunaVSdeaproximadamente520mV.Conestacorriente,lacaídadevoltajeenunaresistenciadecargade10kseríaaproximadamente5.2V...máscercadetrabajar,peroaúnnofuncionará.

Tenemosalgunasopcionesquehacersiqueremosmantenerel1KenelladoFuente.PodríamosdisminuirelvalordeRDparaestablecerelvoltajeenelDrenajeaaproximadamente3.3V,querequeriríaRD=(5-3.3)/0.00052->aproximadamente3.3KOhms.Sinembargo,estolimitaríanuestragananciaa3.3.

OpodríamossercreativosyrecuperarRSdedosresistenciasquesumanuntotalde1KOhmydesviarunoaseñalesdecorrientealterna.
Paraobtenerunagananciade10,necesitamosun3.3Ky330OHMRDyRS,loquenosdeja680ohmiosparaseranulados.Elcircuitoseveríaasí:

^{simular este circuito : esquema creado usando CircuitLab}

La ganancia de este circuito no se establece por la relación de R2 a R1. El condensador C _S está cortocircuitando R1 y ayuda con la ganancia. Sin embargo, para hacer esto en las frecuencias de audio, el valor del capacitor debe ser mucho mayor.

Este circuito es un excelente ejemplo para aprender LTspice. Le sugiero que lo intente y puede obtener ayuda de la lista de correo de LTspice si lo necesita. Para obtener ayuda de ellos, deberá cargar correctamente un esquema de LTspice que muestre lo que ha intentado.

El trabajo de R1 es configurar la corriente de drenaje a la fuente. El voltaje de la compuerta será de aproximadamente 0V. Cuando se enciende el suministro, el JFET comenzará a conducir y el voltaje de la fuente aumentará debido a la corriente en R1. Subirá hasta que el JFET comience a apagarse. Esto proporciona un poco de retroalimentación negativa y encontrará un punto de equilibrio. Este punto de equilibrio se establece mediante el valor de R1, y debe ajustarse hasta que tenga aproximadamente 10 mA, que es de 0,75 V a través de los 75 Ohm R1.

La resistencia R2 no puede ser tan grande que el voltaje en la fuente de J1 esté demasiado cerca del voltaje en el drenaje de J1. Esta es su salida analógica, y debe haber un rango de salida donde la tensión de drenaje pueda variar sin llegar a ser igual o menor que la tensión de la fuente. Ese es el problema con el diseño existente.

Este tema se llama 'cómo sesgar un transistor' y es muy divertido. Busque " cómo sesgar un JFET "

Probé el mismo circuito en LTspice, excepto que usé un JFET U309 y un suministro de 9V en lugar de un J310 y un suministro de 5V. Para mi transistor, los valores R2 = 750, R1 = 75 y C1 = 100uF dieron resultados razonables. Los valores que funcionarán dependerán de los parámetros del transistor, y no espero que funcionen con el J310. Por lo general, I _DSS y V _{GS (off)} son suficientes para realizar los cálculos de sesgo, y estos valores se encuentran en la hoja de datos.