La mayoría (si no todas) hojas de datos de la tarjeta SD contienen los siguientes requisitos, que recopilo que están copiados de la norma:
- inductancia de traza máxima de 16nH para f < 20 MHz
- capacitancia de línea máxima de 40 pF
Dos preguntas:
-
¿Por qué el estándar SD y / o la hoja de datos necesitan "microgestionar" la cantidad de capacitancia e inductancia del rastro? ¿Podemos cumplir los requisitos de tiempo y estar bien? Entiendo la relación entre demasiada L-C en la línea y la integridad de la señal, y que van de la mano, pero estoy confundido de por qué la norma requiere valores específicos de L-C.
-
¿Existe una explicación para la condición "f < 20MHz" en el requisito de inductancia? Parece vago lo que se requiere a frecuencias más altas (nuestro sistema está sincronizando la tarjeta SD a 50 MHz). Además, ¿por qué sería esto una especificación 'menor que' y no una especificación 'mayor que'?
Varios antecedentes: construimos nuestra PCB con un Altera Cyclone V SoC que maneja una tarjeta MicroSD. No fue hasta después del primer proto que nos dimos cuenta de los requisitos de L-C de la interfaz de la tarjeta SD. Actualmente, no cumplimos con los requisitos de L-C dada la longitud de nuestras trazas (2.12in para la traza del reloj). La inductancia es de 7.8 nH / in, más tres vías en ~ 1.2 nH. Un pop nos lleva a un sólido de 20 nH, sin incluir la inductancia del BGA de SoC a 8.3 nH. Intentaremos acortar los rastros en Proto 2, pero nos gustaría comprender los requisitos de la norma SD (a la que no tenemos acceso directamente) antes de realizar un esfuerzo considerable para cumplir con las especificaciones.
