Estoy tratando de entender cómo ocurre la regulación en base al ciclo del ciclo en el caso del control de modo de voltaje (VMC) y el control de modo actual (CMC).
Entiendo que en el caso de VMC, un amplificador de error compara Vout de la fuente de alimentación con una referencia fija (Vref) y genera una salida de error Vc. Es este Vc el que luego se compara con una forma de onda de diente de sierra de frecuencia fija que resulta en PWM de ciclo de trabajo variable. Para acortar una larga historia, Vc influye en el ciclo de trabajo.
¿Cuál es exactamente la naturaleza de Vc y cómo cambia?
Imaginemos que una fuente de alimentación tiene Vin = 12V y Vout = 3V. El diseñador ha deseado que Vc = 1V cuando Vout = 3V. Sí, estamos discutiendo un dólar de libros de texto.
Imagine el caso cuando la carga aumenta y Vout cae a 2.1V. Vc por lo tanto debe subir. Cuando Vc aumenta a, por ejemplo, 1.5V, el ciclo de trabajo aumenta y, en consecuencia, Vout aumenta nuevamente a 3V.
Con Vout subiendo nuevamente a 3V, ¿cuál será el valor de Vc ahora? ¿Se mantendrá a 1,5 V o retrocederá a 1 V?
Si Vc retrocedió a 1 V, ¿entonces Vout siempre estará entre 2,1 V y 3 V? ¿Es esta correcta comprensión? ¿Es este el motivo por el que VMC no es adecuado para grandes cambios de carga?
Hay una red de compensación en la salida del amplificador de error del amplificador operacional. ¿Qué hace?
Pido disculpas, pero me esfuerzo para no explicar en términos de polos / ceros, bode-plot, teoría de control, funciones de transferencia, etc. No he llegado a una etapa en la que pudiera apreciarlos.
Mi próxima pregunta sobre el CMC seguirá una vez que tenga una mejor comprensión de VMC.