SRAM básicamente almacena un bit en un flip-flop hecho de unos pocos transistores, mientras que DRAM almacena un bit en un capacitor accionado por un solo transistor.
¿Esto significa que es menos probable que la SRAM se enfrente a problemas de un solo evento, ya que requeriría más energía para provocar un cambio brusco, por lo tanto, más confiable?
El factor más importante es el tamaño físico (matriz) de las geometrías del transistor (más pequeño significa menos energía SEU requerida para activarlas) y luego el número de ellas (más dispositivos / área = mayor susceptibilidad). Entonces, realmente, la confiabilidad por bit está más relacionada con la cantidad de bits por área de silicio.
Si la confiabilidad es una preocupación, siempre incluya ECC y diseñe el sistema & software para una buena comprobación de errores & manejo de error agraciado
La probabilidad de una SEU está estrechamente vinculada a la Sección representativa de neutrones de una celda de memoria.
Esto determina la apertura para los neutrones libres de energía; cuanto más pequeño es, menos posibilidades de un evento.
Es interesante observar que las geometrías de dispositivos más pequeñas no implican una mayor sensibilidad a las SEU; Xilinx ha ejecutado un proyecto durante muchos años medición de las tasas de SEU en sus partes y publish updates dos veces al año.
La tabla para las tasas de error de software de la versión actual se encuentra a continuación:
Tengaencuentaquelosdatosdelnodo20nmmuestranunasusceptibilidadinferioralasgeneracionesanteriores.
Comoseindicó,laDRAMdebeprotegerseconECCcomoSRAMsiesposible.
GSIhaestadoenviandoSRAMcon
En cuanto a cuál es más susceptible; Difícil de decir.
Si su producto se encuentra en un entorno donde es probable que ocurran tales cosas, entonces protegerlo con ECC es lo mejor que puede hacer.
Tenga en cuenta que para los BGA antiguos (con soldadura SnPb), el cable de la soldadura contiene trazas de Pb210, parte de la cadena de decaimiento de uranio que tiene una caries pah a través de Po210 (Polonio) que es un emisor alfa; las partículas alfa son grandes y pueden causar eventos SEU fácilmente.
Sí, estoy de acuerdo contigo en que un SEU es más parecido a DRAM que a SRAM. El motivo es que la memoria SRAM se regenera de forma nativa mediante los inversores inversos. Si la radiación ionizante cambia significativamente la cantidad de carga en un nodo, suponiendo que no invierte completamente la broca, se restablecerá a los niveles normales con bastante rapidez ya sea por el inversor de avance o de retroalimentación.
En DRAM, la memoria se almacena en un condensador. Este condensador se fabrica lo más pequeño posible con la fuga y la actualización necesarias para reducir el consumo de energía y crear una huella de área más pequeña para la celda de bits DRAM. Como esta capacitancia generalmente se hace lo más pequeña posible, una menor cantidad de carga creará más un cambio de voltaje en el capacitor, ya que Q = CV.
Además de eso, la DRAM no se regenera inmediatamente debido a la naturaleza de los inversores inversos (como lo es la celda SRAM). Esto significa que cualquier cambio de voltaje en la tapa es permanente hasta que ocurra una actualización / lectura / escritura.
Otro usuario mencionó que en SRAM son las frases que en realidad serían las que causaron problemas. Estoy en desacuerdo. Estas líneas de palabras tienen enormes capacitancias en comparación con la capacitancia en una celda SRAM o DRAM. Esto hace que una SEU realmente cambie el nivel lógico muy improbable ya que nuevamente, Q = CV, por lo que una C muy grande significa un cambio menor en el voltaje para la misma cantidad de carga. También tiene un área mayor, por lo que podría argumentar que encontraría más partículas ionizantes. Pero, por definición, esto no es un "trastorno de un solo evento" (lo que implica una sola partícula ionizante).