Acabo de comenzar una clase de arquitectura de computadoras, y las diapositivas de una conferencia dicen que la razón por la que el tiempo de caída es más rápido que el tiempo de subida es que los electrones NMOS tienen más movilidad que el PMOS que tiene agujeros. ¿Alguien sabe cómo explicar esto en términos simples?
La respuesta se encuentra en Movilidad del portador de silicio . Una etapa CMOS tiene un dispositivo de canal P desde Vdd y un dispositivo de canal N a Vss. Tenga en cuenta la movilidad mucho mayor de los electrones en comparación con los agujeros.
El tiempo de subida en la salida depende principalmente de la rapidez con la que se puede encender el dispositivo del canal P, y el tiempo de caída se determina principalmente por la rapidez con que se puede encender el dispositivo del canal N.
El operador mayoritario en dispositivos de canal P es agujeros, y el operador mayoritario en dispositivos de canal N son electrones.
Como los electrones se encuentran en la banda de conducción y los orificios están en la banda de valencia (mismo enlace), los dispositivos del canal N son inherentemente más rápido en la conmutación que los dispositivos de canal P dados parámetros físicos iguales.
En muchas familias lógicas más nuevas, las relaciones longitud-ancho de los transistores se ajustan para dar tiempos de cambio simétricos.
Por alguna razón, es más fácil obtener \ $ R_ {on} \ $ pequeño para N-MOS que para transistores P-MOS.
El transistor N-MOS se encarga de establecer la salida baja, es decir, de descargar la capacitancia de línea y las capacidades de la puerta de las entradas conectadas, que es más rápida cuando \ $ R_ {on} \ $ es menor.