Cuando se usan pestillos D para un registro de turnos, es absolutamente imperativo que el tiempo de propagación mínimo garantizado para cada flop exceda el tiempo de espera máximo requerido para el siguiente. Si no se cumpliera esa condición, de hecho sería posible que un pulso de reloj termine en la basura del contenido de todos los bits. Por alguna razón, los fabricantes a menudo no especifican los tiempos de sus partes de manera tal que garanticen que se cumplirán esas restricciones de tiempo (el tiempo de propagación mínimo garantizado es a menudo cero, mientras que los tiempos de espera son a veces positivos) pero en la práctica, por ejemplo. los flops dentro de un chip, y generalmente para todos los flops dentro de un lote de chips, cualquier factor que pueda causar que el tiempo de espera se encuentre en el extremo superior de su rango causará que el tiempo de propagación también se encuentre en el extremo superior de su rango, y viceversa.
Por cierto, cuando se implementa un registro de desplazamiento dentro de un CPLD o FPGA, el enfoque normal es utilizar pestillos D; Sin embargo, cuando se implementan en silicio, otros enfoques pueden ser más eficientes. En muchos casos, un dispositivo utilizará dos cierres transparentes por bit, con cierres alternativos activados por diferentes relojes que no se superponen. Uno podría mejorar aún más la eficiencia espacial de esto al tener grupos de N bits representados cada uno con N + 1 latches strobed por N + 1 relojes [el método común tiene N = 1, pero si va a N = 2 representaría una reducción del 33% en el número de pestillos] pero no estoy al tanto de que se haga en la práctica.
También, FYI, si se puede garantizar que los datos se cambiarán continuamente a una tasa mínima, es posible reducir el conteo de transistores a 3 por pestillo [o dos transistores y un pull-up pasivo]. La memoria de video para la computadora Apple I original usaba registros de cambio de 1Kbit que estaban en paquetes DIP de 8 pines y eran, por lo que he leído, la forma más barata de memoria disponible. No creo que tales técnicas se usen mucho más, ya que se basan en una cierta relación entre la fuga del transistor y la capacidad de la puerta de entrada, el drenaje de la puerta y el sustrato de la puerta, pero aún las encuentro interesantes.
