Arreglar estándares de IO en conflicto

Como supuso, recibirá errores cuando tenga estándares de IO incompatibles en el mismo banco. Lo mejor es saber exactamente cómo funciona esto, porque las herramientas con gusto te darán un archivo de bits que terminará quemando tu FPGA debido a una IO incompatible.

Como ha publicado anteriormente, podemos consultar la hoja de datos de Xilinx para la familia de dispositivos, DS312. Los IOSTANDARD admitidos son establecidos por el VCCO de un banco determinado. Observe que las entradas de entrada y solo se admiten cuando el número en IOSTANDARD coincide con el voltaje; La entrada es compatible para cualquier cosa igual o menor.

AhoramiralaúltimapáginadelesquemadeBasys2.

Parece que todos los VCCO están conectados a 3.3 voltios. Esto significa que puede hacer la entrada / salida LVCMOS33, y todas las demás entradas LVCMOS. No puede hacer la salida LVCMOS18 que le gustaría hacer. Si el UCF se configuró para LVCMOS33 en todos los otros pines, las herramientas reconocerían la imposibilidad de lo que está tratando de hacer y darían un error. En su estado actual, los IOSTANDARD en la UCF están en blanco, lo que por defecto es LVCMOS25, por lo que las herramientas detectan una falta de coincidencia.

Puede que se esté preguntando por qué Diligent configuró su UCF de la manera en que lo hicieron, ya que todo está predeterminado en 2.5 voltios cuando la placa es en realidad 3.3. No lo sé. El punto es que el FPGA acepta configuraciones de pin sin queja, siempre que las configuraciones sean consistentes dentro del banco; Depende de usted asegurarse de que la tensión externa coincida. Por lo tanto, podría "arreglar" su problema configurando un banco completo en LVCMOS18, pero entonces probablemente freiría su dispositivo SPI con 3.3 voltios.

A mi modo de ver, tienes varias opciones.

1. Cirugía grave en el tablero Basys2, cambiando los VCCO de manera apropiada. Probablemente no vale la pena.

2. Circuito de cambio de nivel externo. Puede leer la entrada de serie muy bien, pero las otras señales SPI deben cambiarse hacia abajo. Puede hacer esto con algo como un chip lógico de la serie 74LVC, algunos FET de serie o solo divisores de resistencia.

3. Resistencias limitadoras de corriente. Este método se basa en el diodo de sujeción en el dispositivo objetivo para limitar el voltaje, y la resistencia limita la corriente a un nivel seguro. Hay resistencias a los pines PMOD, pero probablemente no son suficientes. Haga la diligencia debida si elige esta opción.

Para empezar, tienes algunos errores en tus asignaciones de pin.

LEDs<2>, Pin P7, is bank 2 and not 3.
spi_si, pin B2, is Bank 3 and not 1.
spi_so, pin A3, is Bank 0 and not 1.
spi_cs, pin J3, is Bank 3 and not 1.
spi_sclk, pin B5, is Bank 0 and not 1.

Nunca encontré un problema con el software que rige por defecto a 2.5v, como dijo Brian Carlton. Puede ser un problema y simplemente no me he topado con ese problema.

2.5 V es el valor predeterminado. Si no define el voltaje, eso es lo que utiliza el software.

Los voltajes múltiples en un banco no se pueden arreglar. Debe utilizar el mismo voltaje de E / S para todos los pines en un banco. También todos los pines de alimentación de E / S para un banco están conectados entre sí.