10k Resistor Pull Up / Down Estándar para chips de la serie 74

Las entradas altas no utilizadas para 74S y 74 de la serie con varias entradas de emisor deben conectarse a Vcc a través de Una resistencia (para protección de la entrada). La resistencia se puede calcular de la siguiente manera (de estas escrituras antiguas):

Si ejecuta los números, verá que 1K a 10K o incluso más está bien para un pullup (pero obtendrá menos inmunidad EMI con los valores más altos).

Para otras familias lógicas (74HC y otros tipos de CMOS, 74LS), las entradas se pueden conectar directamente a Vcc. (74LS es realmente una lógica DTL, no hay entradas de múltiples emisores).

No hay razón para no conectar cualquier entrada no utilizada 74x que desee baja directamente a GND (use una resistencia de 0 ohmios si desea que sea removible por alguna razón) ). Cualquier cosa más alta reducirá la inmunidad al ruido.

Por supuesto, también puede conectar la entrada no utilizada a una salida que tenga el estado lógico deseado. Por ejemplo, conecte a tierra la entrada de un inversor 74S04 no utilizado y use la salida para aumentar la cantidad máxima de entradas de aire alta

Si realmente no está sin usar y realmente necesita un desplegable, una resistencia de 250 ohmios caerá unos 400 mV a 1,6 mA (números que significan algo con la lógica de la serie 7400 antigua). 400 mV es la tensión de salida máxima para 400 mV. la inmunidad al ruido y 1.6mA es la corriente de entrada máxima).

La corriente de entrada para la lógica 74LS es 1/4 tanto (400uA), por lo que 1K es el máximo desplegable para la lógica 74LS que aún garantiza una inmunidad al ruido de 400 mV. Si estuvieras haciendo algún tipo de lógica de diodo funky, esto podría ser útil.

Tenga en cuenta que la corriente de entrada es mucho menor para una entrada alta (40uA) en comparación con una entrada baja (-0.4 / -1.6mA).

En la lógica CMOS moderna, la elección de resistencia de pullup o desplegable es en gran medida una cuestión de inmunidad al ruido, velocidad (para cargar la entrada y capacitancia parásita) o en situaciones de baja potencia extrema, de fugas. Las resistencias internas de pullup / pulldown son necesariamente una compensación y tienden a estar en el lado alto para entornos de alto EMI, por lo que a menudo agregamos resistencias de menor valor en paralelo. En el lado bajo, la capacidad de manejo entra en juego.

Por ejemplo, para las activaciones del bus I2C, la capacitancia del bus frente al valor de la resistencia de activación puede entrar en juego.

  

10k resistencias como [..] valor de subida / bajada predeterminado

No puede asumir que esto es en general una buena opción.
Para la lógica CMOS (p. Ej., 74HCxx), esto está bien (y puede usar valores mucho más grandes para el pull-up y el pull-down), pero para la serie 74 de 10k como pull- down is no está bien; sólo para pull-up. Nota: una entrada abierta actúa como H para las series 74xx- (TTL) o 74LSxx. Por lo tanto, puede ver que necesita un valor de resistencia más pequeño para el menú desplegable.

Ver también la respuesta de Tony y el comentario de henros. Las entradas con resistencias desplegables son bastante inusuales para la lógica TTL / LS.

Nunca usaron R's para bajar TTL ya que las corrientes y los voltajes de umbral fueron asimétricos con 0.25mA para 74LSxx. Por otro lado, CMOS casi no tiene corriente estática.

Este es un esquema típico de 74LS TTL. El umbral de entrada es 2 gotas de diodo compatibles con todas las familias TTL.

Añadido.
—-

Si se utilizó un menú desplegable en true74LS de 0.8V / 0.25mA = 320 Ohmios, el controlador no tiene suficiente corriente Ioh para alcanzar 2V / 320 = 6mA

En la serie TTL 74LS, una señal de entrada entre 0 y 0.8 V se considera "BAJA", y una señal de entrada entre 2.0 y 5.0V se considera "ALTA". Cualquier voltaje entre 0.8 y 2.0 voltios no está definido. Por lo tanto, debe garantizar en su diseño que nunca ingresará en la zona de incertidumbre.

Valor de resistencia de pull-up

$$ Rmax = \ frac {V_ {CC} -V_ {IH (MIN)}} {I_ {IH (MAX)}} $$

donde: $$ V_ {IH (MIN)} $$ es el voltaje de entrada mínimo garantizado para ser reconocido como un "1" lógico (2V aprox., pero consulte la hoja de datos). $$ I_ {IH (MAX)} $$ es el flujo máximo de corriente en la entrada TTL cuando la entrada es 'ALTA' (ver en la hoja de datos).

Si usas una resistencia más alta, tendrás un voltaje dentro de la zona no definida.

Para la resistencia desplegable, el análisis es similar.

Resistencia desplegable

$$ Rmax = \ frac {V_ {IL (MAX)} - V_ {IL (MIN)}} {I_ {IL (MAX)}} $$

donde: $$ V_ {IL (MAX)} $$ es el voltaje de entrada máximo garantizado para ser reconocido como un '0' lógico (aproximadamente 0.8V, pero consulte la hoja de datos). donde: $$ V_ {IL (MIN)} $$ es el voltaje de entrada mínimo garantizado para ser reconocido como un '0' lógico. (0V aprox., Pero ver en hoja de datos). $$ I_ {IL (MAX)} $$ es el flujo máximo de corriente en la entrada TTL cuando la entrada es 'BAJA' (ver hoja de datos).

Nuevamente, si usas una resistencia más alta, tendrás un voltaje dentro de la zona no definida.

Una explicación mucho más detallada, puede encontrarla aquí .

Para saber por qué la EEPROM 28C16E no funcionó con un pull-up de 10k, sería útil ver el circuito esquemático.