Me pregunto cuál es la extensión del archivo que describe la funcionalidad de mi diseño y es el archivo que se carga en un FPGA Virtex 4 para obtener el comportamiento de mi diseño VHDL. Gracias.
Me pregunto cuál es la extensión del archivo que describe la funcionalidad de mi diseño y es el archivo que se carga en un FPGA Virtex 4 para obtener el comportamiento de mi diseño VHDL. Gracias.
Este archivo se denomina comúnmente "flujo de bits". Los dispositivos de Xilinx 'bitstreams tienen la extensión' .bit 'y son generados por un programa llamado' bitgen '. Los archivos '.bit' son binarios y se generan de forma predeterminada; Si desea la representación ASCII del flujo de bits, ejecute
bitgen -b <your design>.ncd
y luego se generará un archivo '.rbt' además del archivo '.bit'.
Para obtener más información sobre la generación de bistreams de Xilinx, consulte el Capítulo 15 en esta guía del usuario para ISE versión 12.4:
Para obtener más información sobre bistreams Virtex 4 específicamente, consulte la guía de configuración para ese dispositivo: