JK flip flop salidas de inicio aleatorias

No hay nada en las especificaciones, ni en los esquemas internos, que defina cuáles deben ser las salidas de un flip-flop JK en el encendido. La única forma de obtener un estado conocido es utilizar la entrada CLR del chip, que restablece todo el chip a un estado conocido.

La forma normal de hacer esto es mantener CLR bajo durante un corto período de tiempo mientras el chip se enciende, y solo luego soltarlo a ALTO. La forma más sencilla de hacerlo es con un condensador y una resistencia en el pin.

^{simular este circuito : esquema creado usando CircuitLab}

Deberá experimentar para obtener los valores de los componentes adecuados para su situación. Cuanto mayores sean los valores, más lento se cargará el condensador y mayor será el retraso antes de que el pin CLR se ponga alto. R2 actúa como una resistencia de "purga" para eliminar la carga del capacitor, lista para el siguiente encendido. Debería ser mucho más alto que el resistor de carga R1 ya que los dos actúan como un divisor de voltaje que define el nivel máximo de carga del capacitor. Puede o no puede ser necesario dependiendo de la autodescarga del condensador y la corriente de fuga del pin CLR cuando se retira el VCC.