Por lo general, a un chip de memoria no le va a importar si todos los cables de dirección cambian al mismo tiempo. Lo más que se requeriría normalmente sería que todos los cables de dirección se configuren a sus niveles adecuados antes de que se inicie el acceso, y que permanezcan en sus niveles adecuados durante un período de tiempo posterior a la finalización del acceso. En muchos casos, los requisitos para los accesos de lectura son incluso más flexibles que eso: si la dirección en el bus cambia durante una lectura, muchos dispositivos iniciarán automáticamente un acceso con la nueva dirección y evitarán datos válidos dentro de un período de tiempo. último cambio en el bus de direcciones.
Como el uso de un pin de E / S para cada línea de dirección engulliría una gran cantidad de E / S, puede ser útil agregar uno o más registros o registros. Por ejemplo, uno podría direccionar hasta 16MB de memoria mientras usa nueve pines para direccionar. Conecte ocho de ellos para direccionar los bits 0-7, así como las entradas de un 74HC373 y un 74HC374. Alimente el pin restante a las señales de activación y de reloj de esos chips. Conecte las salidas del 74HC373 a los bits 8-15, y las del 74HC374 a los bits 16-23.
Para acceder a un byte en particular, comience con "Reloj / LE" bajo y haga lo siguiente en orden:
- Bits de salida 16-23 de la dirección deseada.
- Unidad "Clock / LE" alta.
- Bits de salida 8-15 de la dirección deseada.
- Unidad "Clock / LE" baja.
- Envía los bits 0-7 de la dirección deseada
- Golpee cualquier otro pin que sea necesario para activar el acceso deseado.
Los accesos adicionales dentro de un rango de 256 bytes se pueden lograr repitiendo los pasos 5-6 (omitiendo los pasos 1-4).
Es posible realizar una variedad de disposiciones dependiendo de los requisitos de velocidad y la cantidad de pines de E / S que tenga disponibles.
