¿Cómo puedo observar el seguimiento de frecuencia de un PLL una vez que se ha adquirido el bloqueo?

  

cómo la frecuencia de salida rastrea la entrada, por ejemplo, para un cambio de paso en   frecuencia de entrada

Si observa el voltaje de control en el VCO, su valor promedio (ignorando la ondulación) es representativo de la frecuencia de salida producida: -

Siestatensióndecontrolfiltradaesestable(nosedetieneporcompleto),entonceselPLLestáenequilibrioosehasolucionadoconunerrordeestadoconstanteconstante(ignorandoelruido).

Entonces,sihicierasuncambiodepasoalafrecuenciadereferencia,veríaslarespuestaclásicade2ºordendelatensióndecontrol:-

enlace

Imagen tomada desde aquí

Pero, debido a que hay muchos, muchos tipos de filtros de bucle y amplificadores, podría obtener variaciones de la misma manera que lo haría con un controlador PID: -

Imagentomadade aquí

En otras palabras, con un control proporcional simple (kp), habrá un error de bloqueo de frecuencia porque la ganancia del bucle es finita. Si la ganancia fuera demasiado alta, podría volverse inestable. Entonces, el término integral se vuelve útil (ki) y esto puede reducir el error de frecuencia a cero sin que necesariamente cause inestabilidad. El término diferencial (kd) puede actuar como un "freno" en el bucle de control y reducir significativamente el sobreimpulso.

Estoy diciendo todo esto porque no está claro al 100% de lo que realmente es el bucle de control.

La mejor manera de hacer esto sería simular con un cambio de paso en la frecuencia. Si su herramienta de simulación de circuitos no tiene fuentes de generador de frecuencia que puedan aumentar su frecuencia, entonces tiene que diseñar esto en su circuito. Una forma es tener dos generadores de frecuencia en dos frecuencias diferentes que se activan a través de un MUX de 2 > 1. El control de selección MUX es su señal de cambio de paso temporizado.

Algunas herramientas permiten el control paramétrico de ciertos parámetros de la fuente de señal. Si tiene eso, entonces puede conectar los dos generadores de frecuencia en dos frecuencias diferentes en serie y cambiar de manera paramétrica la amplitud del primero de VPP a 0 y el segundo de 0 a VPP. El parámetro puede ser el nivel de control de cambio de paso.

Los PLL con mezcladores de compuertas XOR tienen muchas características.

1) relación de captura vs Loop BW y tiempo de captura vs loop BW    - el primero define la relación de fo / Delta f que está relacionada con Q de un BPF pero no es lineal ya que la SNR afecta el rango de captura o captura.

2) El factor de Overshoot y humedecimiento están relacionados directa e inversamente en cualquier sistema de 2do orden.

3) Generalmente, un PLL de segundo orden se mejora cambiando el filtro de la bomba o el integrador usando la compensación de demora-avance de fase con una serie R agregada a C y luego desviándose con C / 10. Esto también mejora "Fase o margen de ganancia "del bucle y los controles sobrepasan directamente con un ligero aumento de jitter en 2f reloj.

4) Otro enfoque consiste en reducir lentamente la ganancia de bucle del integrador para reducir el BW y la fluctuación de fase del reloj mientras aún está bloqueado. Dado que la fluctuación de fase del reloj aumenta el margen de tiempo al agregar la fluctuación de interferencia entre símbolos (ISI), minimizar este es un compromiso entre el tiempo de captura y la fluctuación de fase, a menos que tenga un diseño de ganancia de bucle adaptativo.

nota anterior propagación en f1, f2 es normalmente una relación de 5: 1 a 10: 1 para la compensación del bucle RC de retardo de avance para reducir el timbre significativamente.

Si ya tiene un modelo VCO (dentro del PLL), ¿por qué no usa un modelo similar para sintonizar la frecuencia de entrada utilizando una rampa de voltaje lineal como señal de control?