Para el diseño de Ethernet PHY, la interfaz MDI debe terminarse. Entonces, ¿qué hay de las interfaces MII / RMII o GMII / RGMII? He visto algunos diseños terminados, y la mayoría no. Hay algunos chips PHY que incluso anuncian que tienen una terminación integrada en el chip, como DP83640 de TI.
MII se ejecuta a 25Mhz, por lo que a esa velocidad generalmente no se ven los efectos de la línea de transmisión. RMII se ejecuta a 50Mhz, lo que requiere una coincidencia de impedancia y el DP83640 usa una coincidencia de 50Ω, por lo tanto, construya las trazas de su PCB para 50Ω si usa RMII.
RGMII utiliza 2.5V CMOS o 1.8V HSTL a 125Mhz
Utiliza HSTL si tiene transceptores para hacerlo, esto también implica una coincidencia
2.5V CMOS deberá tener una línea de transmisión adaptada para cualquier puerto desde el que se dirija (ya sea microprocesador o FPGA) y el PHY
Lea otras preguntas en las etiquetas ethernet termination phy