¿Este estado está definido o debo esperar un comportamiento aleatorio?
¿Este estado está definido o debo esperar un comportamiento aleatorio?
Durante el ciclo de temporización cuando la salida es alta, la aplicación adicional de un impulso de disparo no afectará al circuito mientras la entrada del disparador regrese alta al menos 10 μs antes del final del intervalo de temporización. Sin embargo, el circuito puede restablecerse durante este tiempo mediante la aplicación de un impulso negativo al terminal de reinicio (pin 4) . La salida permanecerá en estado bajo hasta que se vuelva a aplicar un impulso de disparo.
En última instancia, esto no es específico si Restablecer está activo y se aplica Trigger.
De hoja de datos 555 (Fairchild)
Cuando la entrada de señal baja se aplica al terminal de reinicio , la salida del temporizador permanece baja independientemente del voltaje de umbral o del voltaje de disparo . Solo cuando se aplica la señal alta al terminal de reinicio, la salida del temporizador cambia de acuerdo con la tensión de umbral y la tensión de activación.
Cada diagrama de bloques muestra la lógica 555 como un flip-flop. Restablecer (activo bajo) siempre anulará el activador.
Lea otras preguntas en las etiquetas transistors voltage digital-logic mosfet