Estoy diseñando un circuito amplificador de IF que necesita aproximadamente 60 dB de ganancia a 20 MHz. Estaba considerando una cascada de bloques de ganancia MMIC de 3 x 20 dB, pero me pregunto si hay una mejor manera.
La desventaja del enfoque MMIC es que el consumo de energía es de aproximadamente 35 mA por dispositivo. Así que me pregunto si he pasado por alto algo mejor. ¡Salud!
Si su necesidad es de banda relativamente estrecha, se podrían emplear circuitos sintonizados. 20 MHz es bastante cercano a 21.4 MHz, que es una frecuencia de IF estándar. Por lo tanto, podría usar algunos IFT estándar de 21.4 MHz y no tener que enrollar bobinas. Se sintonizarán a 20MHz con poca o ninguna capacidad adicional. Podrían usar algunas etapas de Cascode que eliminan el efecto Miller y están bien documentadas en los libros de texto y serán fáciles de configurar. Lo que he hecho es un JFET MPF102 con un estándar barato BC547 npn BJT y usé una fuente de 12 VCC. Se puede mostrar que el BJT en la parte superior superará a un par JFET o un mosfet de doble puerta porque el BJT tiene mucha más transconductancia que cualquier otro fet, lo que significa que Miller es mucho menos. base común, no necesita un alto Ft, por lo que es posible realizar una operación de alto voltaje. Experimenté con un BJT MJE 340 npn en la parte superior con 15 VDC en la base. Usé 100 VDC para HT. También probé un BJT NPS con MPSA42 El mismo resultado. Esto fue para reemplazar una válvula pentodo IF EF89. Además, las altas impedancias de entrada y salida significan que no es necesario tocar las bobinas, lo que simplifica las cosas. Configuré mis jfets con una fuente de 330 ohmios sin pasar por alto que ofrece 3 mA medidos. Cuidado con los diferenciales de unidad a unidad. Su corriente puede ser diferente pero no soplarás el FET con un inicio de 330ohm. Supongo que se necesitarán 2 etapas.