Conversión de código Bin-to-BCD de VHDL a Verilog

Question

Conversión de código Bin-to-BCD de VHDL a Verilog

#1 de Martin Zabel (2 votos)

3

Hola chicos, estoy tratando de traducir el código VHDL a Verilog, sin embargo, no funciona aunque se vean bastante iguales. No obtengo errores, sin embargo, no funciona con Verilog one, pero funciona con VHDL one. ¿Pueden ayudarme, por favor, a resolver este problema?

Código VHDL (en funcionamiento)

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
entity binbcd8 is

port(
b: in unsigned(7 downto 0);
p: out unsigned(9 downto 0)
);
end binbcd8;

architecture Behavioral of binbcd8 is

begin

bcd1: process(b)
variable z: unsigned(17 downto 0);
begin
for i in 0 to 17 loop
    z(i):='0';
end loop;

z(10 downto 3):=b;

for i in 0 to 4 loop
    if z(11 downto 8)>4 then
        z(11 downto 8):=z(11 downto 8)+3;
    end if;
    if z(15 downto 12)>4 then
        z(15 downto 12):=z(15 downto 12)+3;
    end if; 
    z(17 downto 1):=z(16 downto 0);
end loop;
p<=z(17 downto 8);

end process;    
end Behavioral;

Código Verilog (no funciona):

 module binbcd8(input[7:0] b,output reg[9:0] p);
 reg[17:0] z;

 integer i;

 always@(b)
     begin
         z <=17'b0;
         z[10:3] <=b;
         for(i=0;i<4;i=i+1) begin
             if(z[11:8]>4)
                 z[11:8]<=z[11:8]+3;
             else
                 z<=z;
             if(z[15:12]>4)
                 z[15:12]<=z[15:12]+3;
             else
                 z<=z;
             z[17:1]<=z[16:0];
         end
         p<=z[17:8];
     end
 endmodule

No funciona. ¿Puedes ayudarme por favor ?:

hdl vhdl verilog conversion

pregunta Nihad Azimli

1 respuesta

Lea otras preguntas en las etiquetas hdl vhdl verilog conversion

restricciones SDC para dos sincronizadores de flop Comparación de eficiencia entre seis pasos y FOC para un motor dado

score 2 · Accepted Answer

La asignación de variables en VHDL (con := ) tiene lugar inmediatamente. Para obtener el mismo comportamiento en Verilog, debe usar la asignación de bloqueo con = en lugar de la no bloqueante ( <= ). En su ejemplo, se requieren bloqueos para la variable z porque su código verifica el nuevo valor de z inmediatamente después de asignarlo.

Además, el bucle se ejecuta de 0 a 4 (inclusive) en VHDL. En su código de Verilog, va de 0 a 3 porque se rompe en 4. Tiene que cambiar la condición en su declaración for a una comparación "menor o igual":

for(i=0; i<=4; i=i+1) begin

Mejoras de código menores:

Después de cambiar la asignación de z a una bloqueada, puedes eliminar estos casos de else, porque no tienen ningún efecto:

    else
      z = z

Además, debes agregar una constante con una longitud específica:

      z[11:8] =z[11:8] +4'd3;
      z[15:12]=z[15:12]+4'd3;

La constante 3 sin una especificación de longitud tiene una longitud de 32 bits y el compilador de síntesis emite una advertencia sobre el truncado a 4 bits.

Conversión de código Bin-to-BCD de VHDL a Verilog

Publicaciones recientes del blog

1 respuesta