No vi el video, pero sé que los planos de tierra / potencia de PCB con un espesor FR4 pequeño son muy altos Q ES, dieléctricos ESR bajos y excelentes para el desacoplamiento de ondulación.
También es cierto que "algunos" SMPS IC y MOSFET LDO tienen un margen de fase bajo cuando el límite de carga ESR es DEMASIADO, ya que la respuesta de la tensión de ondulación es demasiado baja para regular el error de voltaje con un margen de fase adecuado.
Por supuesto, tener una resonancia de baja frecuencia cerca de un punto operativo de un oscilador, como los osciladores de refuerzo que pueden ejecutar > 1MHz con PFM de frecuencia variable en lugar de PWM ... no es un buen diseño. Esto podría provocar errores de intermodulación o "aliasing" o una frecuencia de batido.
Dado que la inductancia se debe a la relación de aspecto físico, la inductancia aumenta con la relación L / W que disminuye la frecuencia resonante en serie (SRF). Por lo tanto, algunas tapas tienen una ESR intencionalmente más alta para el uso de VHF / UHF para evitar resonancias de Q altas falsas que interactúan con varias tapas en paralelo.
Sin embargo, el problema que plantea en la pregunta es, en realidad, una solución denominada convertidores tipo Bero Valley Switching (ZVS) que se regulan con pérdidas mínimas de pulso a pulso. No solo está cerca, sino que en realidad ES la frecuencia de resonancia de los componentes LC seleccionados.
Aprenda todo lo que pueda sobre los componentes Q y cómo esto afecta el ancho de banda, el tiempo de subida y el rebasamiento. Los componentes Q también deben ser mayores que los circuitos Q resonantes cuando esto es deseable, como los filtros de cristal o los filtros de escalera de LC de microondas.
Aprende todo lo que puedas sobre las relaciones de impedancia vs f al analizar cualquier parte reactiva.