¿Por qué los D-Flip Flops en cascada evitan la metastabilidad?

12

Entiendo lo que es la metastabilidad pero no entiendo cómo unir las chanclas reduce esto.

Si la salida del primer flipflop es metaestable, se usa como entrada para el segundo. Pero no veo cómo el 2nd flip flop podrá hacer nada con esta entrada y hacerla estable.

Gracias de antemano!

    
pregunta Wouter A

6 respuestas

10

La metastabilidad no se puede "curar", pero si espera lo suficiente , la probabilidad de que ocurra puede hacerse arbitrariamente pequeña. Una vez que lo hayas reducido a una vez en la edad del universo, es probable que no te cause problemas.

Es como balancear un lápiz en su punto. Es probable que se caiga, y cuanto más espere, menos probable es que permanezca de pie.

Hay dos problemas con la espera durante mucho tiempo, y uno de ellos es fundamental.

El problema fundamental es que si tiene un solo elemento de memoria (pestillo o flip-flop, ambos sufren metástasis) en un sistema temporizado que recibe la salida de un sistema externo asíncrono, entonces físicamente no puede definir un límite inferior para el tiempo de espera, a veces la señal externa hará una transición cerca del borde de control de enganche. Tienes que canalizar la señal a otro flip-flop para que espere allí. Esto le da un tiempo de espera mínimo garantizado de un ciclo de reloj.

El segundo problema es que a menudo se intenta ejecutar un sistema lo más rápido posible, y la velocidad de reloj del sistema no puede reducirse para dar suficiente tiempo en el segundo flip-flop. La única forma de aumentar la latencia de la señal a lo que es necesario, sin disminuir el rendimiento, es canalizar la espera a más etapas.

Algunas personas tienen problemas para visualizar lo que está sucediendo entre los flip-flops. Hay dos formas de inducir la metastabilidad, y ambas implican violar las reglas del flip-flop. Una forma es violar la configuración de entrada y los tiempos de espera, para hacer una transición cuando el flip-flop espera que la entrada sea estable. La otra es violar los niveles lógicos de entrada, para hacer que la entrada de datos del flip-flop se sitúe en un nivel de voltaje intermedio. Un flip-flop que sea metaestable puede producir cualquier tipo de violación en su salida, para pasar en cascada al siguiente flip-flop.

    
respondido por el Neil_UK
9

Reduce la probabilidad de metastabilidad que afecta al circuito al permitir más tiempo hasta que la señal se use realmente. Con dos flip-flops, permite un ciclo de reloj adicional para que la señal se estabilice. Con tres, permite dos ciclos de reloj extra.

    
respondido por el immibis
4

No evitan que la metastabilidad afecte la salida, pero pueden aumentar considerablemente el tiempo medio entre incidentes, ya que la metastabilidad debería ser de una duración relativamente larga.

La conexión en cascada de tres (o más) chanclas bien diseñadas puede aumentar el tiempo entre incidentes a algo como la edad de la tierra.

    
respondido por el Spehro Pefhany
2

Porque el primer flip-flop, incluso si es metaestable, tendrá todo el período del reloj para estabilizarse. Cuando el segundo flip-flop muestrea el primer flip-flop, su salida ya podría ser estable.

    
respondido por el Claudio Avi Chami
1

Si desea la emoción de la metastabilidad, implemente DOS INVERSORES MUY LENTOS, conéctelos consecutivos y desvíelos (en una simulación) a VDD / 2. Luego elimine la polarización y observe la velocidad de resolución a niveles lógicos1 y lógicos0. Es posible que deba elegir una tensión de polarización inicial distinta de VDD / 2.

Si sus 2 o 3 flip-flops son LENTOS en comparación con el período del reloj, la vida puede estar llena de problemas.

    
respondido por el analogsystemsrf
1

La metastabilidad simplemente significa que, si tiene una transmisión de datos dentro de una ventana de tiempo particular con referencia al reloj, la salida se comportará mal durante un cierto período después del borde del reloj. Sin embargo, la ventana no es un intervalo fijo. Más bien, la probabilidad de un mal valor (oscilación o nivel de voltaje intermedio) disminuye exponencialmente con el tiempo. Entonces, si muestrea la señal con un reloj y luego espera un poco antes de aplicar el reloj al segundo flip-flop, puedes reducir las posibilidades de un bit malo a cualquier probabilidad deseada (pero no cero). Si el tiempo requerido es demasiado largo, puedes usar 3 o más flip-flops en serie.

    
respondido por el WhatRoughBeast

Lea otras preguntas en las etiquetas

Comentarios Recientes

¿Por qué previene la propagación del cáncer lanzando dardos prematuros en la población general? DR MCMEYER Ahora tengo planes para poner alrededor de diez cajas de (la mayoría de) las constantes necesarias en el dominio público; - esto, por supuesto, requiere una contribución intelectual y requiere el doble de energía (pero simplemente significa que los efectos de una expresión determinada dependerán de la mano de quién dibuje este palo). imposible hoy en día. Esto también afecta a cada cambio importante,... Lees verder