¿Qué significa la relación de entrada a salida para un chip PLL?

La tabla de resumen de Digikey es una lista genérica que intenta mostrar todas las cosas a todos los hombres. Solo ignóralo y lee la hoja de datos. No confies en eso. Lo mismo ocurre con Farnell: tienen una tabla / lista para cada componente que listan; vaya directamente a la hoja de datos a menos que sea la información muy básica que busca.

La relación de frecuencia de entrada / salida de un PLL se establece mediante divisores de frecuencia en las rutas de referencia y realimentación.

En la hoja de datos NXP, estos se muestran como un bloque "Dividir por 10" en la ruta de referencia y un "Divisor programable" en la ruta de retroalimentación en la Fig. 32. Hasta donde puedo decir, leyendo brevemente las hojas de datos estos son componentes externos que el usuario debe suministrar, no bloques internos en el chip HC [T] 4046. Por lo tanto, no hay una relación de multiplicación de frecuencia establecida para este chip, está determinada por estos componentes externos.

No está claro por qué Digikey incluye esta especificación en su lista de estas partes. Lo ignoraría si no estuviera respaldado por las hojas de datos del fabricante. Es la hoja de datos del fabricante que describe lo que realmente hace la pieza. Todo lo que el distribuidor le diga acerca de la pieza es solo para su conveniencia (o tal vez para agregar confusión).