TL; DR:

Cuando se usan dos N-FET para implementar un interruptor de lado alto, ¿deberían estar dispuestos los FET para que los drenajes se conecten entre sí o las fuentes?

Algunos datos adicionales sobre el diseño actual:

1) Se está utilizando un suministro de impulso para conducir las puertas por encima del lado alto.

2) Las puertas de los dos FET están unidas.

3) La tensión de alimentación es ~ 40V, más grande que la clasificación Vgs (+/- 20V) de los FET.

Más detalles:

Estoy trabajando en una aplicación de administración de batería y necesito un interruptor bidireccional de lado alto para bloquear la corriente hacia / desde la batería. Una forma de hacerlo es colocar dos FET seguidos, en direcciones opuestas, como se muestra a continuación.

editar: tenga en cuenta que la flecha en el diagrama sugiere que estos son PFET. Por lo que puedo decir, este es un error tipográfico, y debería ser al revés (MAX1614 es un controlador N-FET del lado alto).

Sin embargo, las opiniones sobre el tema parecen diferir en cuanto a si los FET de protección deben organizarse con las fuentes unidas entre sí o con los desagües. Si observa detenidamente las imágenes, verá que los FET están dispuestos con desagües conectados entre sí en la primera y fuentes unidas en la segunda.

Por lo que puedo ver, el primer diseño está bien siempre que la tensión de alimentación no exceda la especificación Vgs del FET. Sin embargo, si la fuente está por encima de eso, entonces el máximo Los Vgs sostenidos por el FET más cerca de la carga (el izquierdo, en ambos diagramas) serán la tensión de alimentación. Esto sucederá cuando la compuerta esté baja (es decir, a tierra) siempre que las compuertas se apaguen.

¿Me estoy perdiendo algo? ¿Hay otra forma más inteligente de hacer esto que no conozco?