¿Qué son los retímeros?

3

Estoy trabajando con un núcleo 10G MAC IP de baja latencia para un Stratix V FPGA. Uno de los parámetros es "Modo de alto rendimiento". Los estados de la documentación

  

Cuando está habilitado, el modo de alto rendimiento habilita a todos los retímeros, lo que permite   por alto margen de tiempo, pero horrible retraso.

¿Qué son los retímeros? ¿Cómo se implementan en FPGA? ¿Cómo afectan el margen de tiempo y el retraso?

    
pregunta Randomblue

1 respuesta

5

la lógica de 'retiming' usualmente se refiere a insertar etapas de tubería para hacer restricciones de tiempo. A partir de su descripción, algunas de las etapas de la tubería se hacen opcionales controladas por este parámetro.

Si no puede cerrar el tiempo en el área de este núcleo, habilítelo.

    
respondido por el shuckc

Lea otras preguntas en las etiquetas