Ya sé que los bancos 1 y 8 deben estar encendidos con el núcleo
En estas circunstancias, el FPGA sale del reinicio de encendido y comienza a configurar, consulte aquí página 2-26. Pero es una buena pregunta si funcionará correctamente en el modo de usuario.
La pregunta es, para todos los demás bancos, bancos 2 a 7, ¿es seguro encenderlos y apagarlos por separado?
Hubo varias preguntas relacionadas con el cierre de los voltajes de E / S, por ejemplo, esta , incluso hay La respuesta de Altera a la pregunta relacionada para Stratix IV FPGA .
Sin embargo, para MAX 10, puede consultar la página 6 de Hoja de datos de la familia MAX 10 , verá en el pie de página
(2) VCCIO para todos los bancos de E / S debe estar encendido durante el modo de usuario porque los bancos de E / S de VCCIO se utilizan para las funcionalidades de ADC y E / S
Por lo tanto, en general, si no utiliza pines de E / S, habrá un pequeño ahorro de energía al apagar su VCCIO respectivo, sin embargo, corre el riesgo de detectar un problema cuando esta energía se utiliza para otra cosa dentro del chip.
Lo mejor, desde mi punto de vista, es seguir las pautas del fabricante. O puede presentar un incidente de asistencia con ellos, pero apuesto a que lo remitirán a la documentación y no pasarán un minuto en serio por este incidente.