¿Cómo afecta la capacitancia parásita a una señal ideal?
Es decir. Tenemos una señal ideal que se muestra a continuación, ¿qué aspecto tendría con una capacitancia parasitaria representada?
¿Cómo afecta la capacitancia parásita a una señal ideal?
Es decir. Tenemos una señal ideal que se muestra a continuación, ¿qué aspecto tendría con una capacitancia parasitaria representada?
Este es un ejemplo de lo que sucede, no pretende ser demasiado realista sino simplemente proporcionar una imagen visual. Los efectos reales pueden variar un poco dependiendo del circuito y de dónde se encuentre la capacitancia parásita, así como de cómo interactúa con otros componentes.
En resumen, este es un ejemplo muy simplificado con fines ilustrativos únicamente.
Configuración de prueba:
Segeneraunpulsocuadradode1Vdeduracióncon1sdetiempodesubidaycaída,heagregado5ohmiosdeimpedanciadesalidaalafuenteylosvaloresdeR3yL1debenserrazonablesparaunatrazadePCBde5cm.C1esrepresentativodelacapacitanciaparásitaenlatraza/desdeelextremoreceptor.Lacargafueelegidaalazarparaser1kohm.
Luegohacemosunanálisistransitorio(tiempo)de0a3usyverificamoslarespuestacon5valoresdeC1de10pFa100nF.Enúltimainstancia,estosvaloressonaltosparaestasituacióndada,perolepermitiráverlosefectosmásfácilmente.
Y aquí está la respuesta en Vout. El cuadrado más grande del grupo es con C1 = 10pF y el más redondeado C1 = 100nF. También puede ver el zumbido causado por la interacción de la inductancia parásita (L1).
En el caso general, la capacitancia parásita adicional crea un filtro de paso bajo cuando se combina con las resistencias presentes.
Esto hace que los tiempos de subida y bajada de la señal se alarguen a medida que C1 tarda más en cargarse y descargarse.
En realidad, los cambios en la capacitancia parásita pueden tener varios efectos diferentes dependiendo de su interacción con las inductancias y otros factores.
Este es otro ejemplo de lo que puede suceder, la misma configuración de prueba simplemente hizo zoom en el borde ascendente y muestra C1 = 10pF y C1 = 50pF. Mientras que el tiempo de subida es más largo con 50pF, el problema real es el aumento masivo en el timbre causado por la interacción con L1.
Nada afecta a una señal ideal. Si lo hiciera, ya no sería ideal.
Básicamente, la capacitancia parásita es una pequeña capacitancia distribuida a tierra. Para trazas en una placa normal, la capacitancia parásita será de unos pocos pF a unos pocos 10s de pF, dependiendo de la longitud del trazo y de lo cerca que esté del plano de tierra y otros rastros. No hay nada mágico en esta capacitancia. Junto con la impedancia de la señal, causará un filtro de paso bajo, como lo haría una capacitancia deliberada a tierra.
Por ejemplo, digamos que una señal digital tiene una impedancia de 100 Ω y una capacitancia parásita de 10 pF a tierra. En la primera aproximación, se producirá un filtro de paso bajo con una caída de 160 MHz. Por lo tanto, si las señales que le interesan, incluidos los armónicos que le interesan, se limitan a 100 MHz o menos, debería haber un pequeño problema.
Otra forma de ver lo mismo es considerar la constante de tiempo. 100Ω x 10pF = 1ns, por lo que el tiempo de establecimiento del 80% de un solo borde digital será de 1.6 ns, y el tiempo de establecimiento del 90% de 2.3 ns.
Lea otras preguntas en las etiquetas digital-logic driver capacitance signal