¿Por qué las fichas no siempre “cumplen con los requisitos”?

Los circuitos integrados modernos son muy pequeños. Las tolerancias son enormes durante procesos como la implantación de iones y el crecimiento de óxidos. En tamaños tan pequeños, estas cosas no pueden ser tratadas como algo más que un proceso probabilístico. Las líneas también tienden a mancharse debido a que el tamaño de la característica es el mínimo posible dada la longitud de onda de la luz. Cuando obtiene el peor desempeño en un grupo de estos diferentes pasos, obtiene un IC que no funciona.

Las empresas no diseñan el IC para que funcione en el peor de los casos, sería muy costoso. Así que en lugar de eso, hacen la simulación de Monte Carlo de los parámetros de fabricación, estiman un rendimiento y realizan pruebas después del hecho.

Típica "esquinas de diseño":

Fuente: Lo que recuerdo de mi clase de fabricación de circuitos integrados.

Realmente no hay un "peor caso": los circuitos integrados de manufactura son un proceso estadístico, habrá un porcentaje (pequeño) de transistores que están muy lejos de la velocidad típica (imagine una curva de distribución estadística dibujada aquí). La distribución de velocidades para los dos tipos de transistores en CMOS (NMOS y PMOS) no se correlaciona bien.

Por lo tanto, eligen esas 4 esquinas: Rápido / Rápido, Lento / Lento, Rápido / Lento, Lento / Rápido de sus dos curvas de rendimiento de velocidad de transistor.

Cuanto más lejos de lo típico deciden hacer las esquinas, mayor es su rendimiento, pero más difícil es diseñar. Si las esquinas están demasiado separadas, el diseño para la operación en las 4 esquinas requiere demasiado tiempo de desarrollo y puede aumentar el tamaño del troquel. Aumentar el tamaño del dado disminuirá el rendimiento.

Las cuatro esquinas a menudo forman más un paralelogramo que un rectángulo. Si ambos tipos de transistores, a través de un dado entero, son todos muy rápidos, la parte probablemente funcionará, quizás mucho más allá de la velocidad nominal, y lo mismo es que ambos transistores se vuelven más lentos, la parte funcionará, pero a una velocidad muy lenta. Los rincones difíciles son el rápido / lento y el lento / rápido.

El diseño está completamente simulado en las típicas / típicas, y las cuatro esquinas. La simulación de Monte Carlo se utiliza para verificar algunas de las combinaciones intermedias.

Para aumentar el rendimiento, pueden clasificar el dado en recipientes después de la fabricación y, por lo tanto, vender las partes lentas / lentas que de otro modo se tirarían, y vender las partes rápidas / rápidas a cambio de una prima.

Y sí, algunos fabricantes usarán fusibles para restringir una pieza a un cierto grado de velocidad. Debido a que las curvas de rendimiento de la fabricación y la demanda del mercado son funciones no correlacionadas, a veces tienen que degradar las piezas.

Sobre todo lo que dijo krapht. Yo agregaría que las partes se están volviendo tan pequeñas que incluso sin variación en la geometría, el número de átomos dopantes por transistor también se está volviendo pequeño, por lo que la variación estadística simple significa que algunos serán más rápidos y otros más bajos, y la ganancia también varía. Terminará con algunos que no pueden funcionar o solo pueden funcionar a una velocidad de reloj más lenta. También puede ver algunas computadoras que se ofrecen con, por ejemplo, un chip de tres núcleos. Tal chip es probablemente un chip de cuatro núcleos, pero un núcleo defectuoso ha sido desconectado en el posprocesamiento, y el chip se vendió como un pibero 3banger. Yo agregaría, no hay nada de malo en eso, si esa es la capacidad que necesita, entonces la mala suerte de los fabricantes es nuestra ventaja.

Los chips IC se reducen hasta el punto en que "apenas" funcionan.

Puedes hacer chips en un proceso de 3 horas con una tasa de casi el 100% y muy poca variación, pero es demasiado caro (y lento).

Para la funcionalidad analógica, a veces el chip se puede bloquear intencionalmente y el mismo troquel se vende más barato con un rendimiento no tan bueno. Soplar fusibles en el chip para reducir las corrientes de polarización (por ejemplo) puede reducir el rendimiento general del chip.

Para los chips digitales que se requieren para funcionar a velocidades que se aproximan a las capacidades del proceso de fabricación, la prueba final eliminará a los mejores rendimientos de los no tan buenos y los agrupará en consecuencia. Las diferencias en las velocidades suelen deberse a variaciones estadísticas en el proceso de fabricación.