Desplazador de nivel jugando con otros rieles de voltaje

4

Tengo un problema que puede conducir a problemas más profundos muy pronto. Tengo una placa con dos reguladores DC-DC aislados (para 3V3 y 5V):

Lassalidascompartenunabasecomún,comoseve.AmbosreguladorestienenunLEDensusrespectivoscarrilesdesalida.

Mientrasestoysoldandolaplacayprobandopasoapasoalolargodelcamino,medicuentadequesialimentabaelriel3V3,elLEDdeestadode5Vtambiénseenciende.Porelcontrario,sienciendoelrielde5V,elLEDdeestadode3V3NOseenciende.

Creoqueestosedebeaalgunoscircuitosdecambiodenivel:

Supongo que explica este comportamiento.

Entre el riel de 5 V y el suelo, mido varios millones de ohmios de resistencia, lo que se espera. Entre el riel 3V3 y el suelo, solo mido 1.2k.

La razón por la que es 1.2k es porque hay seis de estos cambiadores de nivel en el tablero. La configuración paralela de seis resistencias de 10k más o menos se ajusta a esto.

Supongo que no va a ser un problema ya que la resistencia está limitada por la corriente. ¿Hay algo de lo que deba preocuparme en términos de los propios reguladores?

NOTA : los reguladores NO se han completado aún. Simplemente estoy alimentando las almohadillas externamente.

    
pregunta Shreyas

2 respuestas

2

No tendría estos problemas si usara un IC de cambio de nivel como este ( SN74LVC1T45 ):

• Fully Configurable Dual-Rail Design Allows Each
  Port to Operate Over the Full 1.65-V to 5.5-V
  Power-Supply Range
• VCC Isolation Feature – If Either VCC Input Is at
  GND, Both Ports Are in the High-Impedance State

Además de manejar adecuadamente las funciones de traducción y aislamiento, es considerablemente más rápido que el lento arrastre del método del transistor (sub 16ns en la mayoría de los casos, con una carga de 15pF). 10K y 15pF tienen una constante de tiempo de 150 ns.

    
respondido por el Spehro Pefhany
1

simular este circuito : esquema creado usando CircuitLab

Esta es la ruta real desde 3.3V hasta el led de 5V.

Desde señales altas FSIG y, cuando FSIG tiene una alta impedancia, a través de R1, la potencia pasa a través del zenner polarizado hacia adelante, donde pierde ~ 0.6 V, luego a través del diodo de protección interno del circuito de 5 V (también a través de R2) donde pierde otro ~ 0.6V al riel 5V. Alrededor de 2.1V están en el LED y R3, lo suficiente como para iluminar.

¿Peligroso? No del todo, las salidas de CMOS son resistentes a algunas sobrecargas cortas, estamos hablando de cientos de ms como máximo, si no fritas nada a estas alturas, es muy poco probable que ocurra cuando ambos reguladores están comenzando casi juntos.

Si aún no estás seguro, pon un poco de resistencia limitadora en el pin 1. Resistente, en tu lugar, no me molestaría.

Si es posible, también podría configurar FSIG y (1) para comenzar con poca energía en el encendido

    
respondido por el Dorian

Lea otras preguntas en las etiquetas