Tengo un coprocesador que utiliza un núcleo de hardware dedicado 65c618 que se inicia en un estado detenido. A través de un bus dedicado, puedo controlar el I-RAM del coprocesador que se necesita para configurar el estado del procesador y transferir el programa a su SRAM integrado.
Planeo usar un STM32F103RB de 72Mhz para manejar la interfaz del coprocesador, pero no estoy seguro de cómo sincronizar correctamente el bus compartido común. Sé el tiempo de ciclo de todos los códigos de operación y puedo manejar el reloj del coprocesador a través del STM32F103, ¿simplemente retengo todos los cambios de pin durante 7 ciclos STM32 (72 host / 10.28 esclavo)?
El diseño original tenía ambos CPU's 3.58 pero el coprocesador puede ejecutarse a 10.74Mhz y me gustaría maximizarlo.
El bus compartido es un estándar A (0:23), D (0: 7), / RD, / WR, / SEL, / RESET, IRQ