Simplificar el esquema de CMOS para reducir el número de transistores

El tercero no funciona como XOR.

Mire el caso A = 0, B = 0:
El MOSFET superior derecho (canal p) está activado. Esto produce 1 en la salida que es incorrecta.

También mire el caso A = 0, B = 1:
El MOSFET superior izquierdo (canal p) está activado, lo que hace que la fuente del MOSFET inferior derecho (canal n) sea alta.
La puerta del MOSFET inferior derecho (canal n) es alta, pero su fuente también es alta.
Sin embargo, se supone que el MOSFET de canal N se utiliza solo como conmutador a bajo.

Y para responder a tu pregunta "¿Cómo simplificas un circuito CMOS?":

• sea creativo y verifique que su circuito produzca el valor de salida correcto en todos los casos (es decir, aquí en los 4 casos: A = 0, B = 0 → 0; A = 1, B = 0 → 1; A = 0, B = 1 → 1; A = 1, B = 1 → 0).
• Los transistores de canal N (los que no tienen burbujas en la puerta) se activan con "1" en la puerta. Úsalos solo como cambio a "0".
  Los transistores de canal P (los que tienen una burbuja en la puerta) se activan mediante "0". Úsalos solo como cambio a "1".

¡El segundo es realmente inteligente! Recicla transistores de la estructura XOR para invertir A y B. Apuesto a que alguien obtuvo una patente de eso. No soy exactamente un maestro de optimización de CMOS, así que tal vez sea más común de lo que creo.

Funciona como su primer esquema, excepto que T6 y T9 también se usan para invertir A. Casi puede hacer lo mismo con T2 y T5, pero el par T4 / T5 necesita no A y no B así que no puedes usar T5 para invertir. Por eso necesitas el NMOS adicional (T1).

No estoy seguro de si hay un algoritmo simple para este tipo de simplificación, pero parece que podrías hacerlo con cualquier estructura que tenga pares de NMOS y CMOS en serie.

Curiosamente, una compuerta XNOR resulta ser mucho más fácil de implementar en NMOS que CMOS; Si las señales que se están alimentando a una compuerta XNOR no se usan para nada más, una compuerta XNOR puede implementarse utilizando dos transistores y un pull-up pasivo. Si las señales de entrada también se usan para otras cosas, agregar inversores en ambos incrementaría el costo total a cuatro transistores y tres detectores pasivos.

Si una de las entradas estaba disponible en forma verdadera y complementaria, y ninguna de las entradas se usaba para otros propósitos, se podría usar el mismo principio que el diseño NMOS para construir una compuerta XOR o XNOR de cuatro transistores que podría conducir limpiamente alto o bajo, aunque toda la corriente de origen o sinking de la salida tendría que ser suministrada desde las entradas. Además, cuando la entrada que no estaba disponible en forma de complemento estaba en un nivel lógico intermedio, el circuito puede permitir que la corriente fluya entre las entradas de forma real y forma de complemento de la otra señal.

Aunque el XOR de cuatro transistores generalmente no sería práctico por sí mismo, los conceptos ilustrados podrían ser útiles cuando se integren en otra lógica. Por ejemplo, un circuito para calcular (A and B) xor (C and D) podría implementarse como (A nand B) xor (C nand D) , usando las puertas NAND para suministrar la mayor parte del búfer de entrada necesario, de modo que el XOR simplemente necesitaría un búfer para suministrar una de las entradas en forma complementada. / p>