Sincronizar el oscilador de cristal con una ráfaga corta externa

4

Estoy intentando generar un reloj estable de 4.43361875 MHz (es decir, explosión de color PAL) sincronizado con la explosión de color de una señal de video PAL.

En una señal PAL, la explosión de color se proporciona solo entre 8 y 10 ciclos cerca del comienzo de cada línea. Por lo tanto, necesito una forma de iniciar el oscilador inmediatamente en el borde ascendente de esta fuente de reloj para que estén en fase entre sí. Una vez iniciado, puede ejecutarse libremente para mantener la frecuencia de referencia del color precisa para otras partes del sistema.

He pensado en usar un PIC24EP64GP202 de gama baja para hacer las cosas de tiempo (gracias a su PLL integrado y su fácil disponibilidad), pero no puedo pensar en una forma de hacer que su oscilador comience con una entrada de flanco ascendente. ¿Es quizás posible "pulsar" el cristal con esta ráfaga de color entrante (por lo que suena durante algunos ciclos) y luego dejar que el PIC tome el control? Tal vez sea posible, una vez en ejecución, cambiar la fase del reloj del sistema.

He notado que el PIC tiene un tiempo de arranque de 1024 ciclos, pero me pregunto si ese es simplemente el período de bloqueo en el que el procesador no tiene ningún reloj pero el oscilador aún funciona bien.

    
pregunta Thomas O

2 respuestas

2

No estoy seguro de si todavía está cerca o se dio por vencido, pero para crear un reloj VCXO estable bloqueado a la ráfaga de croma PAL, necesita algunas señales de temporización como un detector de ventanas "sandcastle" para muestrear y mantener el error de fase durante este período para que el PLL funcione.

Así que usa este chip para obtener tu reloj y estás bien para ir.

Dado que un cristal tiene un ancho de banda extremadamente estrecho (BW) de 1/3000 de la frecuencia central, ese BW (~ 1KHz) determinará el mejor retraso de respuesta de paso bajo y el tiempo de bloqueo del Xtal, sin embargo, una vez que haya muchos colores se reciben ráfagas o alrededor de 10 ms de ráfagas acumuladas), permanecerá sincronizada hasta la siguiente línea horizontal, de modo que solo se pueden realizar correcciones de fase menores durante la ráfaga.

Es extremadamente difícil (pero no imposible) hacer que un PLL se bloquee en un ciclo y luego permanecer estable hasta la próxima explosión. Requeriría una medición precisa de la frecuencia y la fase con un reloj de 100x para estar dentro del 1%. Usando la sincronización horizontal con estabilidad 2nS. El Horz Sync actúa como una referencia de frecuencia para otro bucle PLL del mismo VCXO con menos de 1 ppm de error y un ruido de fase muy bajo, que suena fácil, pero no es barato.

    
respondido por el user11355
0

Depende de lo que estés tratando de hacer. Con solo un PIC para trabajar, usaría un oscilador LC con inyección o un PLL sincronizado con sincronización horizontal con contador en PIC o CPLD. o soporte el chip decodificador de TV ... ¿Para qué sirve?

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas