Diseñando un SMPS para bajo ruido

4

Estoy diseñando una gran fuente de alimentación de banco ajustable (hasta 250 W por canal, 50 V máx.). Mis pensamientos actuales sobre el diseño son tres etapas:

Un suministro no regulado a ~ 60VDC, hasta 5A de salida. Utilizando un transformador de red para generar el 60VDC.

Un convertidor reductor que me lleva desde ~ 60VDC, hasta 5A, hasta ~ 1.5V por encima del voltaje solicitado (ajustable).

Finalmente, un regulador lineal que me llevará desde la salida del convertidor Buck hasta el voltaje solicitado.

El regulador lineal debe poder funcionar a 50V, 5A. Debido a esto, estoy diseñando el mío. (No tengo conocimiento de ninguna solución disponible).

Sé que puede acercarse a los niveles de ruido del regulador lineal utilizando esta topología (no está regulado para cambiar al regulador lineal), sin embargo, debe prestar atención al ruido en su regulador de dólar y hacerlo coincidir con el rechazo de la fuente de alimentación de su regulador lineal.

¿A qué cosas debo prestar atención al diseñar este sistema? Sé que puede reducir el ruido en una SMPS activando los FET más lentamente, y que los reguladores lineales típicos son mejores para rechazar las frecuencias bajas que las frecuencias más altas. También sé que puedo usar un filtro de paso bajo para ayudar a filtrar las altas frecuencias del SMPS, a un costo de ~ .5 V y algo de calor.

¿Hay otras cosas que debería tener en cuenta? ¿Sincrónico vs. asincrónico importa? ¿Debo diseñar un filtro PI después del SMPS para filtrar el ruido alto? ¿La selección de op-amp o MOSFET de la fuente lineal cambia su respuesta de frecuencia PSRR? Espero que el op-amp importe, pero el FET no tanto, ¿cuáles son las cifras de mérito que debería buscar?

    
pregunta Andrew Spott

1 respuesta

2

La entrada de 60 Vcc del transformador wains es válida. Esto significa una forma de onda de conmutación de 60 voltios y no una forma de onda de conmutación de 360 Vcc. El registro pos lineal es bueno, si hay dudas sobre el rechazo de HF, entonces hay un filtro LC adicional antes de que el reg sea bueno. las bobinas y caops para esto no son un drama a una corriente promedio de 5A. La voluntad síncrona implementada de forma ortodoxa será mucho más ruidosa en HF. Si aún desea sincronizar, ejecute el interruptor inferior en el modo "FIODE". Esto significa que el cambio El régimen hace que el feto se comporte como un diodo, pero con una caída de voltaje más baja dictada por el RDS en. Creo que un diodo Schottky con una potencia de 100 V será más sensato. Ahora trate su encendido por cualquier medio, ya que se convierte en un conductor. el diodo hace mucho ruido de HF y VHF, que es más difícil de filtrar porque los condensadores parecen inductivos y los inductores parecen capacitivos. He usado una trampa S para entradas de voltaje variable de hasta 820 VCC, por lo que 60 no será un problema. La trampa S es un primo segundo de un interruptor de valle. Use muchas tapas de MLC porque son mejores en la supresión de ondulación de HF que las CAPS ELECTROLÍTICAS DE ALIMINIO. Asegúrese de que necesita miles de microfaradillas en la entrada de buck debido a la potencia de 50/60 Hz, pero su salida no necesitará mucha electro. Lo más importante es que los adivinales lidian con la fluctuación del modo de conmutación .Su diseño debe ser factible en SMD.

    
respondido por el Autistic

Lea otras preguntas en las etiquetas