Actualmente estoy trabajando en un PCB con DDR2 en él. Estamos llevando a cabo las señales DDR2 CLK, DQS utilizando pogo pogo para hacer algunas mediciones de tiempo. La longitud de los pines es de unos 5 cm. El problema es que cada vez que las puntas pogo hacen contacto con los puntos de prueba (de clk y DQS), vemos ruido en DQS y CLK. Quité los pomos de pogo y comencé a experimentar agregando pequeños talones en las almohadillas de prueba del reloj. Lo que noté fue que al agregar trozos de mayor longitud > 1.2 cm en el reloj, podría introducir ruido en DQS y el nivel de ruido es algo propicio a la longitud del talón. ¿Esto se debe a que las señales se reflejan desde el stub y la pareja cruzada hasta DQS? Intenté lo mismo en las vías en lugar de las almohadillas de prueba y es más frecuente. ¿Pueden algunos aclarar por qué sucede esto y cómo puede evitarse?