selección de chips SDRAM

Puedes hacerlo un poco mejor que esto; Debido a que las transferencias de ráfagas solo usan las rutas de datos mientras están en progreso, puede superponer ráfagas con transferencias de señales de dirección.

Para que pueda prepararse para transferir la próxima ráfaga mientras la ráfaga actual está en progreso; del mismo modo, puede abrir el siguiente banco y configurar RAS para ello antes de que se realice la transferencia del banco actual. Inicie la próxima transferencia real, luego vuelva para precargar este banco.

Es más complejo, y tendrías que leer los documentos de Spartan-6 MCB en caso de que no lo permitan; Estaba haciendo rodar mi propio controlador cuando hice esto.

En cualquier caso, parece que no lo necesitarás, pero es bueno saber que está ahí.

Un problema mayor es que querrá detenernos cada 8 y pasar un poco de tiempo generando un pulso de actualización (y precargas a su alrededor). Podría decirle que no lo haga en mi propio núcleo (hasta un descanso conveniente, pero que no supere los 70 años) y luego agregué un truco similar al núcleo Virtex-5 MIG para este propósito, pero no creo que pueda controlar las actualizaciones. en espartano-6. Entonces, si esto es un problema, necesitarás un amortiguador elástico en algún lugar para ponerte al día.

LPDDR no es completamente sencillo: hay múltiples etapas para una simple lectura o escritura. Por ejemplo, las filas deben abrirse (con un comando ACTIVO) antes de que puedan leerse, pero una vez leídas, puedes leer muchos bytes en secuencia.

En la hoja de datos que vinculó, si observa la Fig. 22, verá un diagrama de tiempo de lectura y ráfaga, con 4 palabras de datos transmitidas consecutivamente. La transacción toma 5 tics de reloj, y debe ir precedida por un comando ACTIVO, y el tRCD debe transcurrir antes de comenzar a leer (otro tic + 15-22ns dependiendo de la velocidad). Si tuviera que hacer esto para cada lectura, no lograría un gran ancho de banda.

Sin embargo, puede amortizar el costo del comando ACTIVE y tRCD si emite más comandos de lectura que van a la misma fila (Fig. 23), puede continuar leyendo dos palabras por ciclo de reloj de la misma fila.

Esto se complica aún más por el acuerdo bancario, ya que puede emitir el comando ACTIVE a un banco para prepararlo, y luego (durante el requisito del tRCD) comenzar a leer desde un banco ya activado, lo que "esconde" el retraso. .

En resumen, particularmente en las aplicaciones de video donde tiene una gran cantidad de datos consecutivos, puede acercarse mucho al uso del ancho de banda teórico completo. Qué tan cerca depende de su controlador de memoria y qué tan bien puede producir un diseño de memoria que puede usar para ocultar activaciones, etc.