Las herramientas Xilinx dan MUCHAS advertencias sobre cualquier diseño significativo. A veces, reviso mi diseño para eliminar las advertencias (por ejemplo, si un canal de un módulo ADC no se usa, voy a cambiar el módulo para eliminarlo, etc.). Sin embargo, realmente prefiero poder mantener mis bloques de diseño fijos y lógicamente completos (más reutilizables), y simplemente marcar las señales no utilizadas como "eso está bien, lo sé, seguir adelante y hacer lo suyo (eliminarlas) ".
También es mucho más fácil de entender, por ejemplo, un registro de desplazamiento de 16 bits si puedo usar una señal de 16 bits, en lugar de, por ejemplo, una señal de 13 bits en el caso de cargar siempre "00000" en los bits LSB. He estado ocultando mi código para eliminar estas advertencias.
Estúpidamente, marcar las salidas específicamente como 'abiertas' sigue siendo una advertencia ... aunque esa es obviamente la intención del diseño.
¿Hay algún atributo o entrada de UCF o algo que pueda usar para suprimir estas advertencias específicas pero solo para señales específicas? (señal no utilizada, señal siempre '0' / '1')
EDIT
Acabo de descubrir el filtrado de mensajes del proyecto. Con eso, puedo marcar advertencias específicas como ocultas (usando el texto completo). Esto es lo suficientemente cerca, supongo ... aunque en primer lugar me gustaría una forma de evitar que se generen.