¿Por qué muestrear la corriente a través de un divisor resistivo desequilibrado?

4

Estoy estudiando el circuito de corriente constante de la fuente de alimentación de banco de CC Agilent E3610A 15V 30W. El esquema completo se encuentra al final del manual del usuario , pero he rediseñado las partes de interés aquí para mayor claridad.

El suministro de referencia actual proporciona un voltaje de referencia de 2mV / mA del límite de corriente. Su nivel es ajustable a través de VR19, una olla de 10 vueltas en el panel frontal. Esta parte del esquema se simplifica para reducir la salida máxima y estoy mostrando un TL072 en lugar del LF411 original, pero es un amplificador de inversión bastante sencillo.

El amplificador de error actual también es un amplificador de inversión sencillo que controla el nodo control . Toma su señal de error de entrada desde un punto de suma resistivo formado por R23 y R24. Cuando se está limitando la corriente, el valor del punto de suma está cerca de 0V. Tenga en cuenta que S + es molido , aunque es la salida positiva del suministro. El suministro general de CC es un amplificador inversor, por lo tanto, de manera contraintuitiva, el voltaje de salida es S-.

Mi pregunta es sobre el circuito alrededor del nodo de muestra actual etiquetado i_sense . Se desarrolla un voltaje de 100 mV / A en R2, que actúa como la resistencia de muestreo actual.

Inesperadamente, al menos para mí, el voltaje de la muestra actual está conectado a través de un divisor resistivo de lado a lado (500k / 500.001k) formado por R27 y R34.

¿Qué pasa con eso? ¿Por qué R23 no está conectado directamente al nodo i_sense ?

Después de estudiarlo durante algún tiempo, todo lo que tengo son algunas suposiciones vagas:

  • Tiene algo que ver con el comportamiento cuando la salida está en cortocircuito ...
  • De alguna manera, desvía la corriente de muestreo alrededor de la resistencia de muestreo actual para aumentar la precisión

.. ninguno de los cuales puedo hacer trabajar en mi cabeza.

¿Puede alguien ayudarme a entender? Estoy bastante seguro de que es así por una buena razón :)

    
pregunta scanny

2 respuestas

3

El divisor de R34 y R27 parece permitir que el límite actual sea una función de \ $ V _ {\ text {out}} \ $. Con una baja \ $ V _ {\ text {out}} \ $ U4B percibiremos más cerca de la completa \ $ I_o \ $. A medida que \ $ V _ {\ text {out}} \ $ aumente, se percibirá \ $ I_o \ $, permitiendo más \ $ I_o \ $.

No he mirado ningún número para ver qué tan grande sería el efecto. Podría ser parte de un límite de corriente de retroceso, aunque, solo mirando, no parece que sea suficiente para eso. También podría ser una forma de acentuar la pendiente de la reducción de \ $ V _ {\ text {out}} \ $ durante el límite actual. Quizás la ganancia del bucle actual no es suficiente para mantener \ $ I_o \ $ constante durante el límite.

Una mirada más cercana a \ $ I _ {\ text {o-set}} \ $

En cuanto a las secciones Amplificador de error actual y Salida de voltaje del esquema, una ecuación para U4B-inv como función de Cref, \ $ I_o \ $ y \ $ V _ {\ text {out}} \ $ can estar escrito

\ $ V _ {\ text {U4B-inv}} \ $ = \ $ \ frac {\ text {Cref} (\ text {R2} (\ text {R27} + \ text {R34}) + \ text {R23} (\ text {R27} + \ text {R34}) + \ text {R27} \ text {R34}) + \ text {R24} \ left (- \ text {R27} V _ {\ text {out} } + I_o \ text {R2} (\ text {R27} + \ text {R34}) \ right)} {\ text {R2} (\ text {R27} + \ text {R34}) + \ text {R23} (\ text {R27} + \ text {R34}) + \ text {R24} \ text {R27} + \ text {R24} \ text {R34} + \ text {R27} \ text {R34}} \ $

Cuando el bucle actual se activa, durante la regulación actual constante, y para una OpAmp perfecta, \ $ V _ {\ text {U4B-inv}} \ $ = 0V. La ecuación se puede cambiar y escribir para el límite establecido actual (\ $ I _ {\ text {o-set}} \ $) como una función de Cref y \ $ V _ {\ text {out}} \ $.

\ $ I _ {\ text {o-set}} \ $ = \ $ \ frac {\ text {R24} \ text {R27} V _ {\ text {out}} - \ text {Cref} (\ text {R2} (\ text {R27} + \ text {R34}) + \ text {R23} (\ text {R27} + \ text {R34}) + \ text {R27} \ text {R34})} {\ text {R2} \ text {R24} (\ text {R27} + \ text {R34})} \ $

\ $ I _ {\ text {o-set}} \ $ relación a \ $ V _ {\ text {out}} \ $ se establece en R2 = 0.1 Ohm, R24 = 50kOhm, R27 = 1 Ohm, R34 = 500kOhm. \ $ I _ {\ text {o-set}} \ $ se ajustará en \ $ V _ {\ text {out}} \ $ a una tasa de \ $ 20 \ mu A / V \ $. Aquí hay una tabla para mostrar mejor cómo se ve:

El valor para Cref fue -.29987, porque dio buenos números pares. Para un cambio de 15V de \ $ V _ {\ text {out}} \ $ se obtiene un cambio de \ $ 300 \ mu A \ $ de \ $ I _ {\ text {o-set}} \ $. Puede que no parezca mucho, pero está en el lugar adecuado para corregir el error de ganancia en el bucle de corriente para mantener una regulación de carga de corriente constante.

Parece que su segunda suposición fue la más cercana a la derecha: el divisor R27, R34 es más probable que se use para mejorar la regulación de corriente constante.

Una forma de verificar sería abreviar R27 y operar en modo de corriente constante. Entonces podías ver el error de regulación sin ninguna corrección.

    
respondido por el gsills
2

Los divisores pesados de este tipo generalmente se utilizan cuando una entrada dada no debe alcanzar Vcc. Muchos amplificadores de instrumentación tienen un voltaje máximo de entrada que se especifica como no mayor que un cierto porcentaje de los rieles de alimentación. Específicamente, si la entrada llega a Vcc total en cualquiera de las dos polaridades, generalmente existe una buena posibilidad de que el chip en sí no pueda manejar la diferencia de potencial entre eso y el riel opuesto, esto es especialmente cierto cuando el chip se está utilizando con su máximo. suministro de tensiones de carril.

Edit: Por muy cierto que sea, me perdí lo que estaba pasando aquí. (Lo sentimos, en un viaje por carretera).

Este divisor inserta un desplazamiento garantizado desde 0. Lo más probable es que la salida de control esté construida para reconocer y responder a una pérdida de entrada con algún tipo de alarma o código en el caso de que i_sense sea cero verdadero, lo que indica una pérdida de señal. Sin mirar, diría que eso daría lugar a que la salida simplemente se apague, por razones de seguridad.

    
respondido por el Sean Boddy