Leyendo y escribiendo SRAM

4

Estoy configurando un circuito de retardo de audio y quiero almacenar los datos en el chip SRAM.

Lo hago con un reloj de 64 kHz y, idealmente, me gustaría escribir una palabra en cada pulso y leer una palabra en cada pulso, así que estoy leyendo y escribiendo a 32 kHz, con una distancia entre las direcciones de las palabras, por supuesto. .

enlace Este es el enlace a la hoja de datos ...

Me preguntaba si alguien conoce una forma inteligente de alternar direcciones con 2 contadores binarios de 16 bits diferentes. ¿O tal vez en general hay una manera más fácil de cumplir esta tarea?

Además, no hay un pin de reloj en este chip, lo cual es confuso ... ¿acabo de oscilar el pin "chip enable"?

    
pregunta Marshall House

2 respuestas

2

Alternativamente, puedes usar un FIFO como éste . Estos están disponibles con suficiente memoria. Además, puede tener fácilmente un retraso variable. Simplemente demore la lectura durante N milisegundos después de que comience la escritura, y tendrá un retraso de N milisegundos.

    
respondido por el Rocketmagnet
3

Lo ideal sería si pudieras tener dos contadores que incluyeran controladores de salida de tres estados, por lo que fácilmente podrías alternar entre los valores. Desafortunadamente, no conozco ninguna de esas bestias. Lo mejor que puedes hacer si quieres usar lógica discreta es usar un contador para las direcciones de lectura y escritura, y luego un multiplexor o dos conjuntos de chips de controlador de 3 estados.

Sin embargo, si todo lo que está tratando de hacer es generar un retraso programable, es mejor que lea y escriba la misma dirección. Controle la cantidad de su retraso usando un contador preestablecido que se carga cada vez que llega a cero, un contador reajustable con un circuito para detectar cuándo alcanza un umbral programable o un reloj de frecuencia variable.

    
respondido por el supercat

Lea otras preguntas en las etiquetas