Como no consigo encontrarlo en Internet, me pregunto si es posible programar un controlador CAN en un CPLD. Parece que va a requerir al menos un FPGA.
Como no consigo encontrarlo en Internet, me pregunto si es posible programar un controlador CAN en un CPLD. Parece que va a requerir al menos un FPGA.
Hay un controlador de protocolo CAN en OpenCores . Tiene un tamaño de 930 flip-flops. Por lo general, puede estimar 1 flip-flop por macrocélula CPLD. Aunque como menciona The Photon en su respuesta a esta pregunta :
Finalmente, aunque la estimación de 1 flip-flop por macrocélula es precisa para los CPLD clásicos como el que está vinculado, algunos proveedores (Altera & Enrejado viene a la mente) han tomado una importante excursión arquitectónica en sus nuevas familias de CPLD. Estos dispositivos son más como mini-FPGAs que como el clásico CPLD, y no estoy seguro de que calculen Sus tamaños "macrocelulares equivalentes" según esta fórmula. El nuevo es probable que los dispositivos tengan más flip-flops por dispositivo, pero no permiten Fan-ins muy amplios a la lógica en cada celda.
Si filtra su búsqueda en Digikey a solo CPLD que tienen más de 930 macrocélulas y que están en stock, devuelve 168 resultados, todos de Altera y Lattice. Por lo tanto, ese núcleo CAN debe encajar en los CPLD de una arquitectura determinada.
Lea otras preguntas en las etiquetas fpga can programmable-logic