Así que realmente he estado golpeando duro el código de ejemplo esta semana en un intento por comprender mejor algunos conceptos básicos de diseño de HDL, específicamente los FPGA con VHDL. El libro que estoy usando (si a alguien le interesa) es "FPGA PROTOTYPING BY VHDL EXAMPLES" de Pong P. Chu.
Después de algunos ejemplos, estoy empezando a preguntarme.
¿Cómo alguien diseña inicialmente un sistema digital para HDL?
(¿Diagrama de flujo / diagrama de bloques? ¿Lista de señales? etc.)
Por ejemplo, me encanta usar Logisim para desarrollar circuitos digitales simples. La interfaz gráfica es fácil de seguir y puedo obtener simulaciones sobre la marcha sin toda la síntesis. Pero cuando estoy satisfecho con mi diseño Logisim, me resulta difícil transferir ese diseño a HDL.
¿Hay alguna forma de entender cómo debe estructurar su diseño de HDL o simplemente viene con la práctica?