¿Por qué los MOSFET de canal N tienen una caída de voltaje cuando la carga está conectada en el lado de la fuente?

Navega tus respuestas
4

Leí cómo funcionan los MOSFET, aunque hay algo que no puedo entender. Para simplificar las cosas, tomemos en cuenta solo los MOSFET de canal n. Normalmente, la carga está conectada en el lado de drenaje, así:

Cuando\$V_{GS}\$estáporencimade\$V_{thres}\$ylosuficientementealtoparaqueserealicelacorrientedeseada,elMOSFETestáenplenasaturaciónylaresistenciaefectivaesbaja,loquehacequeel$V_{DS}\$muypequeño.Estosucedeinclusosi\$V_{DS}\$esmayoromenorque\$V_{GS}\$.

Sinembargo,siconectalacargaenelladodelafuente,deestamanera:

Para que el MOSFET alcance una saturación total, se requiere que \ $ V_ {GS} > V_ {DS} + V_ {thres} \ $. ¿Porqué es eso? La carga todavía está en la misma ruta actual; ¿De alguna manera reduce el voltaje efectivo en el drenaje (en el primer caso) de modo que \ $ V_ {DS} < V_ {GS} \ $ antes de los flujos actuales?

    
pregunta TnF

2 respuestas

7

La diferencia entre la tensión de la compuerta y la tensión del canal debe estar por encima de la tensión de umbral para que el MOSFET funcione correctamente. Si la carga se encuentra entre el mosfet y el suelo, entonces, cuanta más corriente empuje a través del mosfet, más caídas de voltaje sobre la carga y menor será el voltaje de la fuente de la compuerta.

En la primera topología, no importa cuánto voltaje esté cayendo a través de la carga, el mosfet siempre ve Vg - Vs, donde Vs es siempre 0. En el segundo caso, Vs aumenta con la corriente de carga y, a su vez, Pellizca el mosfet de nuevo hacia "off". Entonces, en el segundo caso, tiene Vg - Vs donde Vs comienza en 0 y aumenta según I_load * R_load.

Usted está efectivamente reduciendo Vgs al poner la carga debajo del Nmos.

    
respondido por el horta
1

La razón por la que está viendo el efecto es la siguiente:

Cuando coloca la carga entre la fuente y la GND, cuando el N-FET comienza a encenderse, hay una caída de voltaje en la carga. Esta caída de voltaje se debe a la corriente a través de la carga y la resistencia de la carga. Esta caída de voltaje empuja efectivamente el terminal fuente por encima de GND. Al empujar la terminal de origen hacia arriba de esta manera, cualquier unidad de compuerta será una cantidad menor por la cantidad que la fuente es empujada hacia arriba.

Si este efecto es lo suficientemente pronunciado, incluso puede tender a comenzar a sacar el N-FET de saturación y comenzar a empujarlo hacia el rango lineal. Esto dará como resultado una mayor caída de V DS a medida que aumenta la resistencia del canal del FET.

    
respondido por el Michael Karas

Lea otras preguntas en las etiquetas

Haciendo prototipos con componentes SMD de alta velocidad ¿Fórmula para averiguar la resistencia por metro de un calibre específico de cable si ya conozco la resistencia de un calibre diferente de cable por metro?