Ganancia desequilibrada del amplificador de puente H MOSFET

4

He estado diseñando un amplificador con puente de alta frecuencia (20 - 40 kHz) de 100 vatios usando MOSFET. Aunque tengo experiencia en sistemas y electrónica, el comportamiento de los MOSFET está un poco más allá de mi comprensión.

He logrado suavizar el ruido y eliminar la mayor parte de la distorsión de cruce al agregar una red de polarización de diodo Zener. El amplificador operacional de la izquierda aumenta la señal (onda sinusoidal) al rango de voltaje completo (dentro del giro del amplificador operacional). El amplificador operacional de la derecha toma la salida de la izquierda y la invierte con ganancia de unidad. Sé que esto puede amplificar la distorsión del primer amplificador operacional, pero eso no es realmente una preocupación para este proyecto. La salida se muestra a continuación para los lados izquierdo (vl) y derecho (vr):

Elproblemaesqueelamplificadordegananciaunitaria(formadeondavr)noparecetenerunagananciade1,sino1.1o1.2cuandorealizounasimulaciónenLTSpice.Estoresultaenunaformadeondadesalidadesequilibradaquenoesdeseable.Observelospicosmásaltosenlaformadeondaroja:estosdebenserdelamismaamplitudquelospicosazules.PuedoreduciresteefectoreduciendoR8,R9,R15yR16,peroluegolapotenciasobreestasresistenciasesdemasiadogrande.SinelpuenteMOSFETenlasalida,elamplificadoroperacionalesdehecholaunidad.

  • ¿Hayalgúnefectoquemeestéperdiendoquehagaqueelamplificadoroperacionalsemueva?másaltocuandoseadjuntaalpush-pull?
  • ¿Cuálseríaelcursodeacciónparacorregirestecircuito?Estoybienconunadistorsiónmenor,peropreferiríaunasalidaequilibrada.

Además,¿esaconsejableutilizardiodoszenerparaproporcionarlapolarizacióndevoltajealosMOSFET?Parecequefuncionabienenlasimulación,peronoestoysegurodequenoseaasíenuncircuitodeproducción(conunasalidade100W).¿Hayunamejormaneradeproporcionarestesesgo?

    
pregunta Two Nybble

2 respuestas

5

Está tomando la señal de la unidad U3 del lugar equivocado.

Figura 1. Esquema marcado.

En lugar de tomar la señal de (2), debe tomarla de (3).

El problema es que (2) es una señal distorsionada, ya que tiene que superar toda la distorsión causada por D2 / D3 y M1 / M2. Está haciendo tapping en parte dentro del bucle de realimentación de U2.

Su otra opción es tomarlo de (1) pero configurar U3 como amplificador no inversor con ganancia de escenario igual que el lado izquierdo.

    
respondido por el Transistor
4

Está alimentando la salida del amplificador operacional U2 a U3, no la salida de la etapa del amplificador en sí ... es decir. VL ..

La salida de U2 será mayor que VL.

Sin embargo, realmente debería conducir el lado derecho desde la señal de origen, ya sea una etapa invertida agregada o usar un amplificador no inversor a la derecha. Como sea el motivo, puede afectar el lado derecho al jugar con la salida izquierda.

    
respondido por el Trevor_G

Lea otras preguntas en las etiquetas