MCLK en el protocolo de audio I2S

Navega tus respuestas
6

Estoy trabajando con el protocolo de audio I2S en uno de mis proyectos y me gustaría usarlo en uno de mis proyectos finales para una clase mía. Sin embargo, honestamente, no entiendo completamente la línea MCLK. Uno pensaría: "Oh, eso significa Master Clock" y es posible que tenga razón, pero como todo tiene que ver con el audio y las frecuencias de muestreo, me confundo.

Estoy usando CS42436 en el modo de software: en resumen, toma 3 señales (que m cuestionando).

MCLK - Master Clock (Input) - Fuente de reloj para los moduladores delta-sigma y los filtros digitales.

SCLK - Reloj serie (entrada) - Reloj serie para la interfaz de audio serie. La frecuencia de entrada debe ser de 256 x Fs

FS - Sincronización de cuadros (entrada): indica el inicio de un nuevo cuadro TDM en el formato de interfaz digital TDM.

¿Alguien puede explicar cómo usar estas señales de reloj en referencia a esta imagen?

Sé que la señal del medio es el reloj serial, pero los otros dos no entiendo en absoluto.

    
pregunta Funkyguy

2 respuestas

4

La señal superior es Frame Sync (FS). FS se utiliza para indicar si el audio es para los canales izquierdo o derecho. No pienses en ellos como "izquierda" y "derecha", sin embargo, esos son solo nombres arbitrarios. Piense en ellos como el canal 0 (FS clear) y el canal 1 (FS set), multiplexado por división de tiempo en un solo enlace de comunicaciones.

La señal inferior es la información en serie que se está sincronizando en (?) tu MCU.

MCLK no es visible en ese diagrama. Es el reloj que utiliza el códec de audio (en su caso, un CS42436) para sincronizar y / o controlar su propia operación interna. Es una frecuencia relativamente alta; un valor común es 256 * Fs (donde Fs es la frecuencia de muestreo, por ejemplo, 44.1 kHz). Los valores en el rango de 10-60MHz son bastante típicos.

    
respondido por el markt
1

El reloj serial no es 256 * Fs, El reloj serie es su frecuencia de muestreo (Fs) * # de bits / canal * # de canales. Por ejemplo, 2 canales para estéreo y 1 canal para mono.

    
respondido por el Ritesh Patel

Lea otras preguntas en las etiquetas

¿Cómo funciona un prototipo con chips SMT donde el diseño debe mantenerse ajustado para evitar la inductancia parásita? ¿Por qué la división de una ruta crítica FPGA funciona para mejorar el rendimiento?