Diseñar una ALU de 4 bits para calcular varias funciones

En términos de "separar" las funciones, eso no es realmente cómo funciona la lógica digital. La lógica digital es "siempre haciendo todo". Necesitas un mux (multiplexor) allí. El multiplexor se utiliza para seleccionar la salida correcta de todos los generados.

Suponga las entradas A y B, salida Q. Suponga que la ALU hace dos cosas diferentes: Q = A + B, o Q = A & B.

La ALU tendrá un sumador. También tendrá una gran puerta AND.

Tanto A como B van hacia el sumador y la puerta AND. Siempre. Cada momento de cada día, el sumador agrega A y B, y la puerta es ANDing A y B.

El mux se usa para seleccionar cuál de las salidas queremos pasar a Q. Si las señales de control a la ALU dicen "agregar", entonces el mux seleccionará la salida del sumador y la pasará a Q; La salida de la compuerta AND no está en uso. Si el control dice "y", el mux seleccionará la salida de la puerta AND y la pasará a Q en su lugar, mientras que la salida del sumador no se utiliza.

Imagina A = 0b0001 y B = 0b0010 en las entradas de la ALU. El sumador siempre produce 0b0011 y la compuerta AND siempre produce 0b0000. Si proporciona la señal de control "agregar", el 0b0011 pasa a Q. Puede dejar A y B solos, y cambiar la señal de control a "y", luego 0b0000 se pasa a Q.

Para un ancho de palabra de 4 bits, una ROM paralela (EEPROM, Flash) es la forma más fácil de implementarla. Utilice ambas palabras de entrada, combinadas con la operación (probablemente también de 4 o 5 bits) como la dirección de la ROM, y generará el resultado para esa combinación. Si las operaciones incluyen la multiplicación, la salida debe tener ocho bits de ancho, lo que manejará cualquier ROM paralela actual. Si tiene como máximo 32 operaciones, solo necesitará una ROM de 8K bytes (\ $ 2 ^ {2 \ veces 4 + 5} = 8192 \ $)
La tarea más difícil (e incluso eso no es tan difícil) es escribir un programa para crear el contenido de la ROM.

Aquí es un ejemplo de una ALU de 2 bits. Como puede ver XOR, y, o son computadora por las primeras 3 puertas lógicas. Luego se usan dos compuertas XOR para determinar el valor de la suma. Luego se utilizan dos AND y una compuerta OR para determinar el valor de mantenimiento. Puedes elaborar la tabla de verdad y ver que funcione. El acarreo se alimenta luego a la lógica del segundo bit que funciona de la misma manera. El decodificador selecciona la operación. Solo tienes que continuar con el mismo patrón y extenderlo a 4 bits.

Para agregar tres bits (C es el arrastre), la tabla de verdad es:

A B C  (A+B) Carry
0 0 0    0     0
0 0 1    1     0
0 1 0    1     0
0 1 1    0     1
1 0 0    1     0
1 0 1    0     1
1 1 0    0     1
1 1 1    1     1

Puede descubrir cómo implementar estas dos funciones lógicas utilizando un mapa de Karnaugh

Aquí es una ALU de 4 bits en VHDL. Si se requiere hardware real, el código podría implementarse en un CPLD adecuado.

artículos de diseño de ALU perfectos están aquí: enlace