Habilitar capas de enrutamiento adicionales en el diseño de PCB Eagle (versión de pago)

Como Dave publicó en su respuesta (+1), debe habilitar las capas en el DRC. Aquí hay un ejemplo:

YdelarchivodeayudaEAGLE(queesunrecursoexcelenteporcierto):

  

Capas

    

LapestañaCapasdefinequécapasdeseñalutilizarealmentelaplaca,  quétangruesassonlascapasdecobreyaislamiento,yquétiposdevías  sepuedecolocar(tengaencuentaqueestoseaplicasoloalasvíasreales;porlotanto,inclusosi  nosehadefinidoningunavíadesdelacapa1a16enlaconfiguracióndelacapa,pads  siempreserápermitido).

    

Laconfiguracióndelacapaestádefinidaporlacadenaenelcampo"Configuración". Esta   La cadena consiste en una secuencia de números de capa, separados por uno de   los caracteres '*' o '+', donde '*' significa material central (también   conocido como FR4 o algo similar) y '+' significa prepreg (o cualquier otro   otro tipo de material de aislamiento). El núcleo real y prepreg   La secuencia no tiene otro significado para EAGLE más que variar el color en el   visualización de la capa en la esquina superior izquierda de esta pestaña (el   La configuración de múltiples capas siempre debe resolverse con el tablero.   fabricante). Las vías se definen encerrando una secuencia de capas.   con (...). Así que la cadena de configuración

     

(1*16)

     

significaría un tablero de dos capas, utilizando capas 1 y 16 y vías   a través de todo el tablero (este también es el valor por defecto). Cuando   construyendo una placa multicapa, la configuración podría ser algo así como

     

((1*2)+(15*16))

     

que es un tablero de cuatro capas con pares de capas 1/2 y 15/16 integrados   El material del núcleo y las vías perforadas a través de ellos, y finalmente las dos capas   pares presionados juntos con prepreg entre ellos, y vias perforaron todos   El camino a través de todo el tablero. Además de las vías que pasan por una   pila de capas completa (que se conocen comúnmente como vías enterradas en   En caso de que no tengan conexión con la capa superior e inferior, puede   también pueden ser vías que no se perforan a través de una pila de capas,   sino que termina en una capa dentro de esa pila. Tales vías son conocidas como   Las vías ciegas y se definen en la cadena "Configuración" encerrando un   secuencia de capas con [t: ...: b], donde t y b son las capas hasta   que por esa vía irá desde la parte superior o inferior, respectivamente. UNA   Posible configuracion con vias ciegas podria ser

     

[2:1+((2*3)+(14*15))+16:15]

     

que es básicamente el ejemplo anterior, con dos externos adicionales   Capas que están conectadas a las siguientes capas internas por medio de vías ciegas. Eso   También es posible tener solo uno de los parámetros t o b, así que para   instancia

     

[2:1+((2*3)+(15*16))]

     

también sería una configuración válida. Finalmente, las ideas ciegas no se limitan a   comenzando en la capa superior o inferior, pero también se puede usar en el interior   pilas de capas, como en

     

[2:1+[3:2+(3*4)+5:4]+16:5]

     

Una vía ciega desde la capa a hasta la capa b también implementa todas las ciegas posibles   vias desde la capa a a todas las capas entre las capas ayb, por lo que

     

[3:1+2+(3*16)]

     

permitiría vías ciegas de la capa 1 a 2, así como de 1 a 3.

Debes ir al cuadro de diálogo de DRC y definir tu stackup allí antes de poder enrutar pistas en las capas adicionales. Lea la documentación, porque la sintaxis es un poco difícil con respecto a la definición de vías ciegas y enterradas. Probablemente no los quiera, pero no quiere habilitarlos accidentalmente.