Habrá dos entradas de 2 bits (0 a 3 en binario), la multiplicación binaria se realizará en estas entradas, la salida debe ser un número binario de 4 bits, esta salida se alimentará a una pantalla de 7 segmentos en un dispositivo de FPGA. Me resulta difícil realizar la multiplicación binaria porque la salida tiene 4 bits y quería ayuda en el código para realizar la multiplicación.
Permite utilizar el concepto de arriba hacia abajo :
Si utiliza la lógica combinational , es posible que tenga problemas de tiempo. Así que deberías implementar el multiplicador síncrono. Puede implementar por su cuenta basándose en esta publicación . O puede usar el bloque multiplicador de alto nivel.
Nuevamente puedes implementar en base a este artículo , o puedes usar un bloque de terceros.
Lea otras preguntas en las etiquetas fpga digital-logic verilog design