verilog asignar memoria en una memoria

¿Construye una máquina de estado para hacer la copia enrutando la salida de datos de una memoria a la de la otra, contando las direcciones y manipulando las luces estroboscópicas de forma adecuada?

Probablemente querrá uno o dos mux para cambiar la ruta del bus de manera adecuada.

Los HDL son una descripción de hardware, no un software; piense en términos de qué circuitos necesitará, la respuesta generalmente se elimina de esa pregunta.

Puedes enviar Verilog desde Matlab ... (y, cruzar los dedos y esperar que funcione)

RTL: Si es concurrente, todo lo que necesita es una dirección común, datos y control de ambas memorias. Si escribe la segunda memoria después de la primera, necesita un controlador de memoria para leer la primera y escribir la segunda. No puede simplemente "mágicamente" mover datos en HW

Comportamiento: Debería poder usar la operación clone (es decir, copia profunda). Puede hacer esto en Systemverilog (IEEE-1800), no en Verilog (IEEE-1364) (generalmente un simulador característica de la licencia que necesitarías). Aunque, clone solo puede estar disponible en una clase (es decir, espacio POO del estándar IEEE-1800). En Verilog, probablemente podrías hacer un bucle for each .

También puede poner un picoblaze en ese sitio y simplemente hacerlo en el software. Ocupan muy poco espacio en el hardware, y son gratis como en la cerveza para usar. También muy bien bien documentado , puede comenzar a utilizar este procesador de software en unos pocos horas Esto podría ser un buen ajuste para su diseño, especialmente si hay otras funciones que podría realizar.