¿Cómo se puede encontrar el retardo de propagación de la caja de WORST para el circuito debajo de O (que indica la entrada y la salida y la demora)? CD74HCT32: compuertas OR de dos entradas o dos entradas de lógica CMOS de alta velocidad y CD74HCT08 - Se están utilizando puertas CMOS lógicas de alta velocidad CMOS Quad 2-Input AND. ¡Gracias!
¿También sería una forma de convertir este circuito en un módulo de estilo estructural Verilog? Lo siento por preguntar muy nuevo a esto