Tengo la siguiente ecuación booleana:
A + (B + A) '
Por muchas sugerencias, sé que es económico usar puertas NAND para implementar esta ecuación. Puedo diseñar un circuito lógico de esta ecuación usando compuertas NAND, pero no sé por qué las compuertas NAND son económicas para esta ecuación.
Las puertas NAND son solo las más económicas si su método de implementación proporciona puertas NAND como un elemento primitivo, como un ASIC CMOS. La mayoría de los FPGA utilizan multiplexores para implementar funciones lógicas, por lo que no es beneficioso volver a trabajar su ecuación lógica para ponerla en términos de operaciones NAND.
También es cierto que las compuertas CMOS NAND tienden a ser más pequeñas (para un requisito de unidad determinado) que las compuertas NOR. Las puertas NAND tienen transistores NMOS en serie y transistores PMOS en paralelo, y como la movilidad del portador en NMOS es 2-3 veces mejor que en PMOS, la puerta NAND se puede implementar con transistores NMOS y PMOS de dimensiones físicas comparables. En otras palabras, si los transistores NMOS y PMOS tienen aproximadamente el mismo tamaño, una compuerta NAND tendrá aproximadamente el mismo tiempo de subida y caída en la salida, pero una compuerta NOR (con PMOS en serie) tendrá un tiempo de subida mucho más lento que el tiempo de caída.
El uso de algo como AND y las puertas NAND funcionaría y tendría sentido, pero la razón por la que las puertas NAND son "económicas" es porque todas las ecuaciones booleanas se pueden implementar utilizando combinaciones de puertas NAND.
Se llama integridad funcional.
Las compuertas NAND requieren menos componentes (por ejemplo, transistores) para crear que otras compuertas y, por esta razón, pueden ser más pequeñas y económicamente más económicas. Además, toda la lógica se puede representar con puertas NAND.
Lea otras preguntas en las etiquetas digital-logic