Señal de entrada del reloj a las instancias del módulo superior

-2

Tengo un módulo superior, todo lo que hace es obtener entradas y salidas, definir algunos cables y crear instancias de otros módulos. Cada uno de estos módulos tiene una entrada de reloj. Me pregunto si debo definir un reloj en el módulo superior y transferirlo a cada módulo que ejemplifique o ¿también debería transferir un parámetro de reloj al módulo superior?

    
pregunta Yakov

1 respuesta

3

Depende por completo de dónde se encuentre el reloj y qué hace. En los diseños FPGA / CPLD (en los que supongo que está trabajando), el reloj se obtendrá de un pin en el dispositivo. Entonces, en lugar de "definir un reloj", lo tomas como una entrada en tu módulo superior y luego lo conectas a cada módulo en el que se requiere.

    
respondido por el Dave Moore

Lea otras preguntas en las etiquetas