Explicación del flip-flop tipo Edge Triggered D disparado en el flanco positivo del ciclo del pulso del reloj (de Morris Mano Book)?

Navega tus respuestas
-1

¡EstoesdeDISEÑODIGITALdeMorrisManoBook!

¿Puedealguienayudarmeaexplicarelpárrafosobrelafigura5.10?Comienzadesdelaparteinferiordelaimagenanterioralosdosprimerospárrafosdelaimagenanterior.Esteesunflip-flopdetipoDactivadoporflancoquesolorespondeauncambioenlatransicióndelpulsoderelojdelógica0a1.

Enelpárrafo,sedicequetantoScomoRsemantienenenlalógica1cuandoelrelojesceroytambiéncuandoelvalordeDcambiaa1,¡pasaalestadoestablecido!

¿Quésignificamantenerseaquí?¿CómopodemospredecirlógicamenteapartirdelalógicadelascompuertasNANDdeldiagramadelcircuitoquecuandoClk=1,entoncessoloexistelaposibilidaddequeSsea0yRsea1.Similarparaotroscasos?

¿Porquéestecambiosoloseobservaenlatransiciónynoduranteelnivelpositivodepulso?ComprenderelMasterSlaveDfuemuyfácil.¡Peroestoesdemasiadocomplicado!¡Quealguienayude!

Actualización:milibro(MorrisMano)dicequecuandoelvalordeD=0yClkseestableceen1,elvalordelavariableResetylavariableSetson0y1respectivamente.

¿Cómosepuedehacertalpredicción?Claramente,lasalidadeNAND4debeser1ylasdosentradasinferioresdeNAND3debenser1,perolaentradaanteriorpuedeser0o1.Además,unaentradadeNAND1y2debeser1.Perosussalidaspuedenser1.0,1o1,0respectivamente.Porlotanto,elvalordeSpuedeser0yeldeRpuedeser1.Entonces,¿porquétodosestántansegurosdequeRtienequeser0,loquehacequeelLatchdesalidaestésiempreenunestadodeRestablecimiento?Estaeslapartequenoentiendo.

simular este circuito : esquema creado usando CircuitLab

    
pregunta Matt

1 respuesta

1

Cuando el reloj = 0

Las salidas NAND2 y NAND3 son 1, simplemente porque una de sus entradas se convirtió en 0 (reloj). Por lo tanto, S y R se convierten en 1 y permanecen en 1 mientras el reloj sea 0.

(R, S) = (1,1) = > (Q, Q ') mantiene el estado actual.

Cuando el reloj = 1 y D = 0

Consulte NAND4: las entradas son (1,0), por lo tanto, la salida = 1. Esta salida alimenta a NAND3, cuyas entradas ahora se convierten en (1,1,1). Por lo tanto, la salida = 0, es decir, R se convirtió en 0.

Consulte NAND1: las entradas son (1,1), por lo tanto, la salida = 0. Esta salida alimenta a NAND2, cuyas entradas ahora se convierten en (0,1). Por lo tanto, la salida = 1 es decir, S se convirtió en 1.

Por lo tanto, el resultado es (R, S) = (0,1) = > condición de restablecimiento para el tercer latch SR basado en NAND. = > (Q, Q ') = (0,1)

Cuando el reloj = 1 y D = 1

Te dejo esto a ti.

    
respondido por el MITU RAJ

Lea otras preguntas en las etiquetas

¿Hay ejemplos sobre el uso del espectro de frecuencias entre 40 y 42 GHz? [cerrado] ¿Por qué es costosa la característica del par de torsión frente a la velocidad de deslizamiento de un motor de inducción con respecto a la frecuencia de los voltajes aplicados?