Circuito para disminuir en uno

El proceso de disminución se puede derivar utilizando fundamentos de diseño de lógica combinatoria simple. Usted comienza anotando la tabla de verdad de las entradas a las salidas deseadas. Luego, para cada bit de la columna de resultados, se puede utilizar un proceso de minimización, como un mapa de Karnaugh, para obtener las ecuaciones mínimas para ese bit.

Supongamos, por ejemplo, que el número A era un número binario de 4 bits, entonces la tabla de verdad de la A a la A-1 sería la que se muestra a continuación a la izquierda. A la derecha se muestra la tabla de mapas de Karnaugh para el bit A 'de resultado de orden bajo. Siga este mismo tratamiento para las otras columnas de bits de los resultados para crear tres mapas de Karnaugh adicionales y derivar las ecuaciones restantes.

Hay muchos recursos web para leer y aprender los aspectos básicos del uso del mapa de Karnaugh, por lo que no entraré en eso aquí.

El esquema del hardware sigue directamente de las ecuaciones lógicas utilizando las puertas AND y OR apropiadas.