En el diseño de FPGA cuando compramos propiedad intelectual (IP) de un proveedor, asumo que proporcionan el núcleo de IP en una forma de archivo de flujo de bits. Mi pregunta es ¿cómo se integra el núcleo IP con los productos de desarrollo SOC de Xilinx / Altera?
¿Por qué asume que se proporcionan como archivos de flujo de bits? Los archivos de flujo de bits son los archivos de diseño completamente equipados que se utilizan para programar un FPGA y hardware específicos, no se usan para los núcleos IP.
Lo más probable es que reciba una lista de red HDL cifrada con un archivo de creación de instancias de caja negra, un módulo de plantilla Verilog o VHDL que le muestra cómo crear una instancia de su diseño.
Como alternativa, puede obtener un conjunto de archivos HDL encriptados y una clave de licencia para permitir que la herramienta de síntesis específica los descifre y compile sin que nunca vea el HDL que contienen.
No recibirás un diseño totalmente ajustado porque no hay forma de que puedan saber qué dispositivo específico estás usando y no hay forma de que lo integres en tu propio diseño.
En cualquier caso, el proveedor le dirá qué está suministrando y cómo usarlo, por lo que realmente esta respuesta (y la pregunta) son solo especulaciones.